JPS5949604B2 - トランジスタのバイアス回路 - Google Patents
トランジスタのバイアス回路Info
- Publication number
- JPS5949604B2 JPS5949604B2 JP49143215A JP14321574A JPS5949604B2 JP S5949604 B2 JPS5949604 B2 JP S5949604B2 JP 49143215 A JP49143215 A JP 49143215A JP 14321574 A JP14321574 A JP 14321574A JP S5949604 B2 JPS5949604 B2 JP S5949604B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- base
- bias
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】
本発明は１つのバイアス回路で２つのトランジスタのベ
ースにバイアスを与えることのできるトランジスタのバ
イアス回路に関するものである。
ースにバイアスを与えることのできるトランジスタのバ
イアス回路に関するものである。
従来、第１図に示す如く、定電流回路構成のバイアス回
路を構成するバイアス用トランジスタと、このバイアス
回路によつてそのベースにバイアスが与えられるトラン
ジスタのＶＢＥ、ｈＦＥが夫々等しい場合、そのｈＦＥ
が変化しても、等しく変化するので、両者のトランジス
タの直流コレクタ電流をその間の比を所望の一定値に保
つて夫々一定値に保持することのできるトランジスタの
バイアス回路が提案されている。以下これについて説明
する。Ｑ１はトランジスタ増幅回路を構成する増幅用ト
ランジスタで、そのエミッタが抵抗器１を通じて接地さ
れ、そのコレクタが負荷抵抗器３を通じて電源＋Ｂに接
続され、そのベースよりコンデンサＩＴを通じて信号入
力端子ｔｌが導出され、そのコレクタよりコンデンサ１
８を通じて出力端子を２が導出される。
路を構成するバイアス用トランジスタと、このバイアス
回路によつてそのベースにバイアスが与えられるトラン
ジスタのＶＢＥ、ｈＦＥが夫々等しい場合、そのｈＦＥ
が変化しても、等しく変化するので、両者のトランジス
タの直流コレクタ電流をその間の比を所望の一定値に保
つて夫々一定値に保持することのできるトランジスタの
バイアス回路が提案されている。以下これについて説明
する。Ｑ１はトランジスタ増幅回路を構成する増幅用ト
ランジスタで、そのエミッタが抵抗器１を通じて接地さ
れ、そのコレクタが負荷抵抗器３を通じて電源＋Ｂに接
続され、そのベースよりコンデンサＩＴを通じて信号入
力端子ｔｌが導出され、そのコレクタよりコンデンサ１
８を通じて出力端子を２が導出される。
ＢＫはこのトランジスタＱ１のベースにバイアスを与え
るバイアス回路である。
るバイアス回路である。
Ｑ２はバイアス用トランジスタで、そのエミッタが抵抗
器４を通じて接地され、そのコレクタが抵抗器６を通じ
て電源＋Ｂに接続され、そのコレクタがベースバイアス
回路を構成する抵抗器５を通じてそのベースに接続され
、そのコレクタが抵抗器２を通じてトランジスタＱ１の
ベースに接続されて、バイアス回路ＢＫが構成される。
この第１図で、抵抗器１〜６の抵抗値を夫々Ｒ１ 〜Ｒ
６、トランジスタＱ１、Ｑ２のベース・エミツタ間電圧
を夫々ＶＢＥＩ、ＶＢＥ２、直流ベース電流を夫々ＩＢ
Ｉ，ＩＢ２、直流コレクタ電流を夫々ＩＣＩ，ＩＣ２、
直流エミツタ電流を夫々ＩＥＩ，工Ｅ２とする。
器４を通じて接地され、そのコレクタが抵抗器６を通じ
て電源＋Ｂに接続され、そのコレクタがベースバイアス
回路を構成する抵抗器５を通じてそのベースに接続され
、そのコレクタが抵抗器２を通じてトランジスタＱ１の
ベースに接続されて、バイアス回路ＢＫが構成される。
この第１図で、抵抗器１〜６の抵抗値を夫々Ｒ１ 〜Ｒ
６、トランジスタＱ１、Ｑ２のベース・エミツタ間電圧
を夫々ＶＢＥＩ、ＶＢＥ２、直流ベース電流を夫々ＩＢ
Ｉ，ＩＢ２、直流コレクタ電流を夫々ＩＣＩ，ＩＣ２、
直流エミツタ電流を夫々ＩＥＩ，工Ｅ２とする。
ここで第１図のトランジスタＱ２のコレクタの直流電圧
に関して次式が成立する。式（１）で、ＶＢＥＩキＶＢ
Ｅ２とおき、各トランジスタＱｌ，Ｑ２のＨＦＥが略等
しいものとすると、次式が成立する。そこで、ｋを係数
として、 とおいて移項整理すると、式（２）は次式の如く成る。
に関して次式が成立する。式（１）で、ＶＢＥＩキＶＢ
Ｅ２とおき、各トランジスタＱｌ，Ｑ２のＨＦＥが略等
しいものとすると、次式が成立する。そこで、ｋを係数
として、 とおいて移項整理すると、式（２）は次式の如く成る。
そこで、ＨＦＥの変化に拘わらず、式（３）が成立する
ための条件式は次式の如くである。かくして、式（４）
、（５）を満足するように抵抗器１、２、４及び６の抵
抗値Ｒ１、Ｒ２、Ｒ４及びＲ５を選定すれば、式（３）
の条件を満足させることができることが解る。
ための条件式は次式の如くである。かくして、式（４）
、（５）を満足するように抵抗器１、２、４及び６の抵
抗値Ｒ１、Ｒ２、Ｒ４及びＲ５を選定すれば、式（３）
の条件を満足させることができることが解る。
第１図の従来の回路において、使用トランジスタのＨＦ
Ｅは充分大きな値となさ帳且つ電源電圧がＶＢＥに比し
充分大に選定されることにより、工Ｃ２が略電源電圧を
Ｒ４とＲ６の合計値で除した一定値となるようになされ
ていることは当然である。さて、第１図の如きバイアス
回路にて、２つのトランジスタのベースにバイアスを与
える場合について第２図を参照して説明するも、第１図
と対応する部分には同一符号を付して重複説明を省略す
る。
Ｅは充分大きな値となさ帳且つ電源電圧がＶＢＥに比し
充分大に選定されることにより、工Ｃ２が略電源電圧を
Ｒ４とＲ６の合計値で除した一定値となるようになされ
ていることは当然である。さて、第１図の如きバイアス
回路にて、２つのトランジスタのベースにバイアスを与
える場合について第２図を参照して説明するも、第１図
と対応する部分には同一符号を付して重複説明を省略す
る。
Ｑ３は他のトランジスタ増幅回路を構成する増幅用トラ
ンジスタで、この場合トランジスタＱ１の後段に接続さ
れている。
ンジスタで、この場合トランジスタＱ１の後段に接続さ
れている。
トランジスタＱ３のエミツタが抵抗器Ｔを通じて接地さ
れ、そのコレクタが負荷抵抗器９を通じて電源＋Ｂに接
続され、そのコレクタより出力端子Ｔ２が導出され、そ
のベースがコンデンサ１８を通じてトランジスタＱ１の
コレクタに接続される。そして、バイアス回路ＢＫのト
ランジスタＱ２のコレクタが抵抗器８を通じてトランジ
スタＱ３のベースに接続される。
れ、そのコレクタが負荷抵抗器９を通じて電源＋Ｂに接
続され、そのコレクタより出力端子Ｔ２が導出され、そ
のベースがコンデンサ１８を通じてトランジスタＱ１の
コレクタに接続される。そして、バイアス回路ＢＫのト
ランジスタＱ２のコレクタが抵抗器８を通じてトランジ
スタＱ３のベースに接続される。
伺、トランジスタＱ２のコレクタ・接地間に接続された
コンデンサ１９ＩＩＬトランジスタＱ３のベース入力信
号が抵抗器８及び２を通じてトランジスタＱ１のベース
に帰還されるのを防ぐ機能を有する。この第２図で、抵
抗器Ｔ〜９の抵抗値を夫々Ｒ７〜Ｒ９、トランジスタＱ
３のベース．エミツタ間電圧をＶＢＥ３、直流ベース電
流をＩＢ３、直流コレクタ電流をＩＯ３、直流エミツタ
電流をＩＥ３とする。
コンデンサ１９ＩＩＬトランジスタＱ３のベース入力信
号が抵抗器８及び２を通じてトランジスタＱ１のベース
に帰還されるのを防ぐ機能を有する。この第２図で、抵
抗器Ｔ〜９の抵抗値を夫々Ｒ７〜Ｒ９、トランジスタＱ
３のベース．エミツタ間電圧をＶＢＥ３、直流ベース電
流をＩＢ３、直流コレクタ電流をＩＯ３、直流エミツタ
電流をＩＥ３とする。
この第２図においても、上述の式（１）〜（４）と同様
の式が成立するので、ＶＢＥ２キＶＢＥ３とすｌ！−Ｌ
ＪＩＬを満足させるように抵抗器４、５、７及び８の抵
抗値を選定することにより、次式の条件を満足させるこ
とができる。従つて、式（５）、（６）、（７）及び（
８）を満足させることにより、式（３）及び（９）の条
件を共に満足させることができる。
の式が成立するので、ＶＢＥ２キＶＢＥ３とすｌ！−Ｌ
ＪＩＬを満足させるように抵抗器４、５、７及び８の抵
抗値を選定することにより、次式の条件を満足させるこ
とができる。従つて、式（５）、（６）、（７）及び（
８）を満足させることにより、式（３）及び（９）の条
件を共に満足させることができる。
ところで、第２図において、トランジスタＱ１の増幅回
路のダイナミツクレンジを広く採ろうとして、抵抗器１
の抵抗値Ｒ１を大にしようとする場合がある。
路のダイナミツクレンジを広く採ろうとして、抵抗器１
の抵抗値Ｒ１を大にしようとする場合がある。
この場合、トランジスタＱ１の利得を一定に保持するも
のとすると、抵抗器３の抵抗値Ｒ３もＲ１に比例して大
にする必要がある。又、この場合、その直流電流利得も
一定にする必要があるから、抵抗器２、４及び５の抵抗
値Ｒ２、Ｒ４及びＲ５もＲ１に比例して大にする必要が
ある。そこで、これに伴つて、抵抗器Ｔ、８及び９の抵
抗値Ｒ７、Ｒ８及びＲ９を共にＲ１に比例して大にする
ことができれば問題ないが、抵抗器９の抵抗値Ｒ９は大
きくすることができない場合がある。
のとすると、抵抗器３の抵抗値Ｒ３もＲ１に比例して大
にする必要がある。又、この場合、その直流電流利得も
一定にする必要があるから、抵抗器２、４及び５の抵抗
値Ｒ２、Ｒ４及びＲ５もＲ１に比例して大にする必要が
ある。そこで、これに伴つて、抵抗器Ｔ、８及び９の抵
抗値Ｒ７、Ｒ８及びＲ９を共にＲ１に比例して大にする
ことができれば問題ないが、抵抗器９の抵抗値Ｒ９は大
きくすることができない場合がある。
それは、抵抗器９の抵抗値Ｒ９は、トランジスタＱ３の
後段に接続される増幅回路等の後段回路の入力インピー
ダンスも含めた値であるから、その後段回路の入力イン
ピーダンスが小さければ、Ｒ９を大になし得ないことと
なる。
後段に接続される増幅回路等の後段回路の入力インピー
ダンスも含めた値であるから、その後段回路の入力イン
ピーダンスが小さければ、Ｒ９を大になし得ないことと
なる。
従つて、上述のようにして、直流電流利得を一定にしよ
うとしてＲ７、Ｒ８をＲ１、Ｒ２に比例して大にすると
、』わできまる交流電流利得が小゛Ｒ７となつてしまう
。
うとしてＲ７、Ｒ８をＲ１、Ｒ２に比例して大にすると
、』わできまる交流電流利得が小゛Ｒ７となつてしまう
。
又、Ｒ７はあまり大となると、熱雑音の発生が大となる
ので、これを大とすることはできない。
ので、これを大とすることはできない。
向、Ｒ１は、初段増幅回路のダイナミツクレンジを広く
するために、熱雑音の発生の増大があつても、これを無
視して大にしなければならない。又、コンデンサ１９の
存在は、回路のＩＣ化の場合、このコンデンサ１９を外
付けとしなければならないので、それ丈Ｃ回路に外部端
子が増えて好ましくない。上述の点に鑑み、本発明は、
１つのバイアス回路で２つのトランジスタのベースにバ
イアスを与えることのできるバイアス回路に関し、特に
各トランジスタのエミツタ抵抗器の抵抗値を選定するこ
とにより、その各直流コレクタ電流をＨＦＥの変動に拘
わらず所望の各一定値にすることのできるトランジスタ
のバイアス回路を提案せんとするものである。
するために、熱雑音の発生の増大があつても、これを無
視して大にしなければならない。又、コンデンサ１９の
存在は、回路のＩＣ化の場合、このコンデンサ１９を外
付けとしなければならないので、それ丈Ｃ回路に外部端
子が増えて好ましくない。上述の点に鑑み、本発明は、
１つのバイアス回路で２つのトランジスタのベースにバ
イアスを与えることのできるバイアス回路に関し、特に
各トランジスタのエミツタ抵抗器の抵抗値を選定するこ
とにより、その各直流コレクタ電流をＨＦＥの変動に拘
わらず所望の各一定値にすることのできるトランジスタ
のバイアス回路を提案せんとするものである。
以下に第３図を参照して、本発明の一実施例を詳細に説
明するも、上述の第１図及び第２図と対応する部分には
同一符号を付して重複説明を省略する。
明するも、上述の第１図及び第２図と対応する部分には
同一符号を付して重複説明を省略する。
第３図においては、バイアス用トランジスタＱ４のエミ
ツタが抵抗器１０一抵抗器１１を通じて接地され、この
バイアス用トランジスタＱ４のコレクタが電源＋Ｂに接
続され、この電源＋Ｂが抵抗器１２−トランジスタ形ダ
イオード（トランジスタのコレクタ及びベースが抵抗器
１３を介して互いに接地されている）Ｑ５−トランジス
タ形ダイオード（トランジスタのコレクタ及びベースが
互いに接続されている）Ｑ６一抵抗器１４を通じて接地
されると共に抵抗器１２及びトランジスタ形ダイオード
Ｑ５の接続中点がトランジスタＱ４のベースに接続され
てトランジスタＱ４に対するベースバイアス回路が構成
される。
ツタが抵抗器１０一抵抗器１１を通じて接地され、この
バイアス用トランジスタＱ４のコレクタが電源＋Ｂに接
続され、この電源＋Ｂが抵抗器１２−トランジスタ形ダ
イオード（トランジスタのコレクタ及びベースが抵抗器
１３を介して互いに接地されている）Ｑ５−トランジス
タ形ダイオード（トランジスタのコレクタ及びベースが
互いに接続されている）Ｑ６一抵抗器１４を通じて接地
されると共に抵抗器１２及びトランジスタ形ダイオード
Ｑ５の接続中点がトランジスタＱ４のベースに接続され
てトランジスタＱ４に対するベースバイアス回路が構成
される。
そしてバイアス用トランジスタＱ４のエミツタが抵抗器
２を通じて第１のトランジスタＱ１のベースに接続され
てベースバイアスが与えられ、抵抗器１０及び抵抗器１
１の接続中点が抵抗器８を通じて第２のトランジスタＱ
３のベースに接続されてベースバイアスが与えられる。
その他の構成は第２図と同様である。
２を通じて第１のトランジスタＱ１のベースに接続され
てベースバイアスが与えられ、抵抗器１０及び抵抗器１
１の接続中点が抵抗器８を通じて第２のトランジスタＱ
３のベースに接続されてベースバイアスが与えられる。
その他の構成は第２図と同様である。
次に第３図の回路の解析を行なう。
向、抵抗器１０〜１４の抵抗値を夫々ＲｌＯ−Ｒｌ４と
する。又、トランジスタ形ダイオードＱ５の直流コレク
タ電流をＩＣ５、抵抗器１０を流れる直流電流を１１０
と夫々する。又、トランジスタＱ１〜Ｑ６のＨＦＥは互
いに等しく（変化する場合等しく変化する）、その各Ｖ
ＢＥも略等しいとする。トランジスタＱ４のエミツタか
ら見た入力インピーダンスＺｉｎは、トランジスタＱ４
のエミツタ抵抗をＲＥｌトランジスタ形ダイオードＱ５
−トランジスタ形ダイオードＱ６一抵抗器１４の直列回
路と抵抗器１２との並列回路の抵抗をＲｐと夫夫すると
、次式の如くなる。
する。又、トランジスタ形ダイオードＱ５の直流コレク
タ電流をＩＣ５、抵抗器１０を流れる直流電流を１１０
と夫々する。又、トランジスタＱ１〜Ｑ６のＨＦＥは互
いに等しく（変化する場合等しく変化する）、その各Ｖ
ＢＥも略等しいとする。トランジスタＱ４のエミツタか
ら見た入力インピーダンスＺｉｎは、トランジスタＱ４
のエミツタ抵抗をＲＥｌトランジスタ形ダイオードＱ５
−トランジスタ形ダイオードＱ６一抵抗器１４の直列回
路と抵抗器１２との並列回路の抵抗をＲｐと夫夫すると
、次式の如くなる。
この式（代）より解るように、Ｚｌｎを十分低くするこ
とができるので、第２図の如きコンデンサ１９を使用せ
ずして、第２のトランジスタＱ３へのベース入力信号が
抵抗器８及び２を通じて第１のトランジスタＱ１のベー
スへ帰還されるを防止することができる。
とができるので、第２図の如きコンデンサ１９を使用せ
ずして、第２のトランジスタＱ３へのベース入力信号が
抵抗器８及び２を通じて第１のトランジスタＱ１のベー
スへ帰還されるを防止することができる。
そしてトランジスタＱ４のエミツタの直流電圧に関して
次式が成立する。
次式が成立する。
この式（１１）を移項整理すると、次式の如くなる。
式（自）に於いて、Ｉｃｌ＝ ＫＩｃ５とおくと、式（
自）は次式の如くなる。そこで、ＨＦＥの変化に拘わら
ず式（自）が成立するための条件式は次式の如くなる。
自）は次式の如くなる。そこで、ＨＦＥの変化に拘わら
ず式（自）が成立するための条件式は次式の如くなる。
かくして、これら式（自）及び式（自）を共に満足させ
るように抵抗器１、２、１３及び１４の抵抗値Ｒ］，Ｒ
２、Ｒｌ３及びＲｌ４を選定すれば式（自）、四の条件
を満足させることができることが解る。
るように抵抗器１、２、１３及び１４の抵抗値Ｒ］，Ｒ
２、Ｒｌ３及びＲｌ４を選定すれば式（自）、四の条件
を満足させることができることが解る。
次にトランジスタＱ４のエミツタの直流電圧に関し、式
（社）と異なる次式が成立する。
（社）と異なる次式が成立する。
そして、ＩｌＯＲｌＯは次式の如く表わされる。
そこで、式Ａ７）を式Ａｅに代入して移項整理すると、
次式の如くなる。ＫｌＯ 式（至）において−〈１及びＲ１ｏ〈Ｒ８となるよＲ１
ｌうに抵抗器８、１０及び１１の抵抗値Ｒ８、Ｒ１ｏ及
びＲ１ｌを選べば、式（至）は次式の如くなる。
次式の如くなる。ＫｌＯ 式（至）において−〈１及びＲ１ｏ〈Ｒ８となるよＲ１
ｌうに抵抗器８、１０及び１１の抵抗値Ｒ８、Ｒ１ｏ及
びＲ１ｌを選べば、式（至）は次式の如くなる。
式ＡＢを変形すると次式の如くなる。式（至）に於いて
、Ｉｃ３＝ ＫＩｃ５とおいて、ＨＦＥの変化に拘わら
ず、式…が成立するための条件式は次式の如くなる。
、Ｉｃ３＝ ＫＩｃ５とおいて、ＨＦＥの変化に拘わら
ず、式…が成立するための条件式は次式の如くなる。
ｎ花
そして、更に式（財）において、 キ１とする１＋ＨＦ
Ｅと式伐力は次式の如くなる。
Ｅと式伐力は次式の如くなる。
そこで、式（至）及び”を満足するようにＲ７、Ｒ８、
ＲＩＯ・ Ｒ１ｌ・ Ｒｌ３・ Ｒｌ４・ 工Ｃ５及び
ＶＢＥを選定することによりＩｃ３をＨＦＥの変化に拘
わらず、ＩＣ３＝ＫＩＣ５とすることができることが解
る。
ＲＩＯ・ Ｒ１ｌ・ Ｒｌ３・ Ｒｌ４・ 工Ｃ５及び
ＶＢＥを選定することによりＩｃ３をＨＦＥの変化に拘
わらず、ＩＣ３＝ＫＩＣ５とすることができることが解
る。
かくして、工Ｃ１＝工Ｃ３＝ＫＩＣ５となり、且つＲ１
＞Ｒ７となる。第２図の回路において、電源＋Ｂの電圧
を１２Ｖ，Ｒ１＝５０Ω、Ｒ２＝５ｋΩ、Ｒ３＝０Ω、
Ｒ４＝１５０Ω、Ｒ５＝１５ｋΩ、Ｒ６＝ ９．１ｋΩ
、Ｒ７＝３０Ω、Ｒ８二９．１ｋΩ、Ｒ９＝０Ωとし、
コンデンサ１８及び１９を除去した場合に、ＨＦＥが２
００から１００に変動した場合のＩｃｌの変動率は０．
００１１４、Ｉｃ３の変動率は０．１４２２３であつた
。
＞Ｒ７となる。第２図の回路において、電源＋Ｂの電圧
を１２Ｖ，Ｒ１＝５０Ω、Ｒ２＝５ｋΩ、Ｒ３＝０Ω、
Ｒ４＝１５０Ω、Ｒ５＝１５ｋΩ、Ｒ６＝ ９．１ｋΩ
、Ｒ７＝３０Ω、Ｒ８二９．１ｋΩ、Ｒ９＝０Ωとし、
コンデンサ１８及び１９を除去した場合に、ＨＦＥが２
００から１００に変動した場合のＩｃｌの変動率は０．
００１１４、Ｉｃ３の変動率は０．１４２２３であつた
。
これに対し、本発明による第３図の回路において、電源
＋Ｂの電圧１２Ｖ，．Ｒ，＝５０Ω、Ｒ２＝１ｋΩ、Ｒ
３＝３ｋΩ、Ｒ７＝ ３０Ω、Ｒ８＝１ｋΩ、Ｒ９＝３
ｋΩ、Ｒ１ｏ＝６０Ω、Ｒ１ｌ＝ ９００Ω、Ｒｌ２＝
５ｋΩ、Ｒｌ３二１．５ｋΩ、Ｒｌ４＝ ７０Ω、コン
デンサ１８及び１９を除去した場合に、ＨＦＥが２００
から１００に変動した場合の工Ｃ１の変動率は０．００
８７２３７、Ｉｃ３の変動率は０．０２３４４４３であ
つた。
＋Ｂの電圧１２Ｖ，．Ｒ，＝５０Ω、Ｒ２＝１ｋΩ、Ｒ
３＝３ｋΩ、Ｒ７＝ ３０Ω、Ｒ８＝１ｋΩ、Ｒ９＝３
ｋΩ、Ｒ１ｏ＝６０Ω、Ｒ１ｌ＝ ９００Ω、Ｒｌ２＝
５ｋΩ、Ｒｌ３二１．５ｋΩ、Ｒｌ４＝ ７０Ω、コン
デンサ１８及び１９を除去した場合に、ＨＦＥが２００
から１００に変動した場合の工Ｃ１の変動率は０．００
８７２３７、Ｉｃ３の変動率は０．０２３４４４３であ
つた。
ところで第３図の回路においては、式口中にＶＢＥの項
があるため、’！Ｅのバラツキ、温度変化により、確実
にＩＣｌ＝Ｃ３＝ＫＩＣ５を満足することができない虞
れがある。
があるため、’！Ｅのバラツキ、温度変化により、確実
にＩＣｌ＝Ｃ３＝ＫＩＣ５を満足することができない虞
れがある。
この点を改良したのが、次の第４図の実施例である。以
下にこの実施例の説明をするが、第４図において、上述
の第３図と対応する部分には同一符号を付して重複説明
を省略する。この第４図では、第３図において抵抗器１
１にトランジスタ形ダイオードＱ７を直列に挿入してい
る。そしてこのトランジスタ形ダイオードＱ７及び抵抗
器１１の直列回路と抵抗器１０との接続中点を抵抗器８
を介してトランジスタＱ３のベースに接続している。周
、トランジスタ形ダイオードＱ７はそのコレクタ及びベ
ース間が抵抗器１５を介して互いほ接続されている。そ
の他の構成は第３図と同様である。次にこの第４図の回
路の解析を行なう。向、トランジスタ形ダイオードの直
流エミツタ電流をＩＥ７、その直流ベース電流をＢ７、
抵抗器１５の抵抗値をＲｌ５と夫々する。又、トランジ
スタ形ダイオードＱ７も他のトランジスタＱ１〜Ｑ６と
等しいＨＦＥ（変化する場合等しく変化する）及び略等
しいＢＥを有するものとする。この第４図の回路におい
ても、上述の式σ０）〜（５）が成立することが解る。
下にこの実施例の説明をするが、第４図において、上述
の第３図と対応する部分には同一符号を付して重複説明
を省略する。この第４図では、第３図において抵抗器１
１にトランジスタ形ダイオードＱ７を直列に挿入してい
る。そしてこのトランジスタ形ダイオードＱ７及び抵抗
器１１の直列回路と抵抗器１０との接続中点を抵抗器８
を介してトランジスタＱ３のベースに接続している。周
、トランジスタ形ダイオードＱ７はそのコレクタ及びベ
ース間が抵抗器１５を介して互いほ接続されている。そ
の他の構成は第３図と同様である。次にこの第４図の回
路の解析を行なう。向、トランジスタ形ダイオードの直
流エミツタ電流をＩＥ７、その直流ベース電流をＢ７、
抵抗器１５の抵抗値をＲｌ５と夫々する。又、トランジ
スタ形ダイオードＱ７も他のトランジスタＱ１〜Ｑ６と
等しいＨＦＥ（変化する場合等しく変化する）及び略等
しいＢＥを有するものとする。この第４図の回路におい
ても、上述の式σ０）〜（５）が成立することが解る。
次にトランジスタＱ４のエミツタの直流電圧に関し、式
（自）と異なる次式が成立する。
（自）と異なる次式が成立する。
又、ダイオード形トランジスタＱ７のコレクタの直流電
圧に関し、次の式が成立する。
圧に関し、次の式が成立する。
式（至）を移項整理すると、次式の如くなる。
この式（１）において、Ｒ７＝ＫｌＲｌｌ、Ｒ８＝Ｋｌ
Ｒｌ５（但しｋ１は係数）とおくと、式（支）は次式の
如くなる。Ｖ−一１ ｈＦＥの変化に拘わらず式勃が成立するための条件式は
次式の如くなる。
Ｒｌ５（但しｋ１は係数）とおくと、式（支）は次式の
如くなる。Ｖ−一１ ｈＦＥの変化に拘わらず式勃が成立するための条件式は
次式の如くなる。
ところで、
１１０は次式の如く表わされる。
この式（社）を式（財）に代入して整理すると次式の如
くなる。
くなる。
この式（至）において、Ｒｌ４＝ｋ（Ｒ７＋ＫｌＲｌＯ
）、Ｒｌ３＝ｋ（Ｒ８＋ＲｌＯ）とおくと、次式の如く
なる。
）、Ｒｌ３＝ｋ（Ｒ８＋ＲｌＯ）とおくと、次式の如く
なる。
ＨＦＥの変化に拘わらず式（財）が成立つための条件式
は次式の如くなる。従つて、次式を満足するように抵抗
器７、８及び１０の抵抗値Ｒ７、Ｒ８及びＲｌＯを選定
すれば式銹を満足させることができる。
は次式の如くなる。従つて、次式を満足するように抵抗
器７、８及び１０の抵抗値Ｒ７、Ｒ８及びＲｌＯを選定
すれば式銹を満足させることができる。
斯くして、ＩＣｌ＝ＩＣ３＝ＫＩＣ５となり、且つＲ１
〉Ｒ７となる。
〉Ｒ７となる。
上述せる本発明によれば、バイアス用トランジスタＱ４
のエミツタが抵抗器１０一抵抗器１１を通じて接地され
、このバイアス用トランジスタＱ４のコレクタが電源に
接続され、電源が抵抗器１２−トランジスタ形ダイオー
ドＱ５−トランジスタ形ダイオードＱ６一抵抗器１４を
通じて接地されると共に抵抗器１２及びトランジスタ形
ダイオードＱ５の接続中点がトランジスタＱ４のベース
に接続されてトランジスタＱ４に対するベースバイアス
回路が構成され、バイアス用トランジスタＱ４のエミツ
タが第１のトランジスタＱ１のベースに接続されてベー
スバイアスが与えられ、抵抗器１０及び抵抗器１１の接
続中点が第２のトランジスタＱ３のベースに接続されて
ベースバイアスが与えられ、第１及び第２のトランジス
タＱｌ，Ｑ３の各エミツタは夫々抵抗器１及び抵抗器？
を通じて接地されてトランジスタのベースバイアス回路
を構成したから、第１及び第２のトランジスタＱ１、Ｑ
３のエミツタ抵抗器１、Ｔの抵抗値Ｒ１、Ｒ７を選定す
ることにより、その各直流コレクタ電流をＨＦＥの変動
に拘わらず所望の名−定値にすることのできるトランジ
スタのバイアス回路を得ることができる。
のエミツタが抵抗器１０一抵抗器１１を通じて接地され
、このバイアス用トランジスタＱ４のコレクタが電源に
接続され、電源が抵抗器１２−トランジスタ形ダイオー
ドＱ５−トランジスタ形ダイオードＱ６一抵抗器１４を
通じて接地されると共に抵抗器１２及びトランジスタ形
ダイオードＱ５の接続中点がトランジスタＱ４のベース
に接続されてトランジスタＱ４に対するベースバイアス
回路が構成され、バイアス用トランジスタＱ４のエミツ
タが第１のトランジスタＱ１のベースに接続されてベー
スバイアスが与えられ、抵抗器１０及び抵抗器１１の接
続中点が第２のトランジスタＱ３のベースに接続されて
ベースバイアスが与えられ、第１及び第２のトランジス
タＱｌ，Ｑ３の各エミツタは夫々抵抗器１及び抵抗器？
を通じて接地されてトランジスタのベースバイアス回路
を構成したから、第１及び第２のトランジスタＱ１、Ｑ
３のエミツタ抵抗器１、Ｔの抵抗値Ｒ１、Ｒ７を選定す
ることにより、その各直流コレクタ電流をＨＦＥの変動
に拘わらず所望の名−定値にすることのできるトランジ
スタのバイアス回路を得ることができる。
又、抵抗器８及び２を設ける場合は、第２のトランジス
タＱ３へのベース入力信号が抵抗器８及び２を通じて第
１のトランジスタＱｌのベースへ帰還されることが無く
、しかもＩＣ化に好適なトランジスタのバイアス回路を
得ることができるものである。
タＱ３へのベース入力信号が抵抗器８及び２を通じて第
１のトランジスタＱｌのベースへ帰還されることが無く
、しかもＩＣ化に好適なトランジスタのバイアス回路を
得ることができるものである。
第１図及び第２図は従来のトランジスタのバイアス回路
の例を示す回路図、第３図及び第４図は本発明の実施例
を示す回路図である。 Ｑ１’゜゜第１のトランジスタ、Ｑ２・・・バイアス用
トランジスタ、Ｑ３・・・第２のトランジスタ、＋Ｂ・
・・電源、１〜１５・・・抵抗器である。
の例を示す回路図、第３図及び第４図は本発明の実施例
を示す回路図である。 Ｑ１’゜゜第１のトランジスタ、Ｑ２・・・バイアス用
トランジスタ、Ｑ３・・・第２のトランジスタ、＋Ｂ・
・・電源、１〜１５・・・抵抗器である。
Claims (1)
- １ バイアス用トランジスタＱ＿４のエミッタが抵抗器
１０−抵抗器１１を通じて接地され、該バイアス用トラ
ンジスタＱ＿４のコレクタが電源に接続され、上記電源
が抵抗器１２−トランジスタ形ダイオードＱ＿５−トラ
ンジスタ形ダイオードＱ＿６−抵抗器１４を通じて接地
されると共に上記抵抗器１２及び上記トランジスタ形ダ
イオードＱ＿５の接続中点が上記トランジスタＱ＿４の
ベースに接続されて上記トランジスタＱ＿４に対するベ
ースバイアス回路が構成され、上記バイアス用トランジ
スタＱ＿４のエミッタが第１のトランジスタＱ＿１のベ
ースに接続されてベースバイアスが与えられ、上記抵抗
器１０及び抵抗器１１の接続中点が第２のトランジスタ
Ｑ＿３のベースに接続されてベースバイアスが与えられ
、上記第１及び第２のトランジスタＱ＿１、Ｑ＿３の各
エミッタは夫々抵抗器１及び抵抗器７を通じて接地され
て成り、上記抵抗器１の抵抗値が上記抵抗器１４の抵抗
値と所定の関係を有するように選定され、同時に上記抵
抗器７の抵抗値が少くとも上記抵抗器１４及び１０の各
抵抗値と所定の関係を有するように選定されることによ
り、上記第１及び第２のトランジスタＱ＿１及びＱ＿３
の双方のコレクタ電流を安定化したことを特徴とするト
ランジスタのバイアス回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49143215A JPS5949604B2 (ja) | 1974-12-13 | 1974-12-13 | トランジスタのバイアス回路 |
| US05/635,283 US3986058A (en) | 1974-12-13 | 1975-11-26 | Transistor biasing circuit |
| CA240,824A CA1031043A (en) | 1974-12-13 | 1975-12-01 | Transistor biasing circuit |
| GB50028/75A GB1522997A (en) | 1974-12-13 | 1975-12-05 | Transistor biasing circuits |
| DE19752555824 DE2555824A1 (de) | 1974-12-13 | 1975-12-11 | Transistorvorspannungskreis |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49143215A JPS5949604B2 (ja) | 1974-12-13 | 1974-12-13 | トランジスタのバイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5169155A JPS5169155A (en) | 1976-06-15 |
| JPS5949604B2 true JPS5949604B2 (ja) | 1984-12-04 |
Family
ID=15333556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49143215A Expired JPS5949604B2 (ja) | 1974-12-13 | 1974-12-13 | トランジスタのバイアス回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US3986058A (ja) |
| JP (1) | JPS5949604B2 (ja) |
| CA (1) | CA1031043A (ja) |
| DE (1) | DE2555824A1 (ja) |
| GB (1) | GB1522997A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1568056A (en) * | 1975-10-31 | 1980-05-21 | Dolby Laboratories Inc | Electrically variable impedance ciruits |
| DE3936392A1 (de) * | 1989-11-02 | 1991-05-08 | Telefunken Electronic Gmbh | Stromstabilisierungsschaltung |
| US5410275A (en) * | 1993-12-13 | 1995-04-25 | Motorola Inc. | Amplifier circuit suitable for use in a radiotelephone |
| US5493255A (en) * | 1995-03-21 | 1996-02-20 | Nokia Mobile Phones Ltd. | Bias control circuit for an RF power amplifier |
| US5608353A (en) * | 1995-03-29 | 1997-03-04 | Rf Micro Devices, Inc. | HBT power amplifier |
| US6784747B1 (en) | 2003-03-20 | 2004-08-31 | Analog Devices, Inc. | Amplifier circuit |
| US6816015B2 (en) | 2003-03-27 | 2004-11-09 | Analog Devices, Inc. | Amplifier circuit having a plurality of first and second base resistors |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3544882A (en) * | 1967-08-30 | 1970-12-01 | Honeywell Inc | Electric current range converting amplifier |
| US3534279A (en) * | 1968-08-12 | 1970-10-13 | Rca Corp | High current transistor amplifier stage operable with low current biasing |
| US3740658A (en) * | 1970-03-03 | 1973-06-19 | Motorola Inc | Temperature compensated amplifying circuit |
-
1974
- 1974-12-13 JP JP49143215A patent/JPS5949604B2/ja not_active Expired
-
1975
- 1975-11-26 US US05/635,283 patent/US3986058A/en not_active Expired - Lifetime
- 1975-12-01 CA CA240,824A patent/CA1031043A/en not_active Expired
- 1975-12-05 GB GB50028/75A patent/GB1522997A/en not_active Expired
- 1975-12-11 DE DE19752555824 patent/DE2555824A1/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| CA1031043A (en) | 1978-05-09 |
| DE2555824A1 (de) | 1976-06-16 |
| US3986058A (en) | 1976-10-12 |
| GB1522997A (en) | 1978-08-31 |
| JPS5169155A (en) | 1976-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4456887A (en) | Differential amplifier | |
| GB1516126A (en) | Network which exhibits an output independent of its input supply | |
| EP0004099A1 (en) | Electrically variable impedance circuit | |
| US4516081A (en) | Voltage controlled variable gain circuit | |
| JPS6354006A (ja) | 電流ミラ−回路 | |
| US4857864A (en) | Current mirror circuit | |
| JPH069326B2 (ja) | カレントミラー回路 | |
| JPS6412405B2 (ja) | ||
| JPS5949604B2 (ja) | トランジスタのバイアス回路 | |
| JP2869664B2 (ja) | 電流増幅器 | |
| US3629717A (en) | Circuit arrangement for stabilizing against variations in temperature and supply voltage | |
| JPS6269308A (ja) | 基準電圧発生回路装置 | |
| JP3272749B2 (ja) | 入力電流に対して出力電流が所定の比率を有する電流源 | |
| JP2694767B2 (ja) | 積分器 | |
| JP2588164B2 (ja) | 反転増幅器 | |
| US4284945A (en) | Current dividers using emitter-coupled transistor pairs | |
| JP2614272B2 (ja) | フィルター回路 | |
| JP3323034B2 (ja) | 定電流供給回路 | |
| JPS6037484B2 (ja) | 電流安定化回路 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPS6222284B2 (ja) | ||
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPS60117312A (ja) | 定電圧回路 | |
| JPS62133810A (ja) | 掛算回路 | |
| JPS5829621Y2 (ja) | 信号変換回路 |