JPS5947746A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPS5947746A JPS5947746A JP15916182A JP15916182A JPS5947746A JP S5947746 A JPS5947746 A JP S5947746A JP 15916182 A JP15916182 A JP 15916182A JP 15916182 A JP15916182 A JP 15916182A JP S5947746 A JPS5947746 A JP S5947746A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- layer
- insulating substrate
- die pad
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は混成集積回路装置とくにそのＩＣチップの熱
放散性の改良に関するものである。
放散性の改良に関するものである。
一般に民生用および産業用の電子ｅ器に用いられる混成
集積回路装置では、高密度実装の要請から内蔵される半
導体素子等の工０チップ数が多くなシ、従って熱放散の
問題が重要となっている。しかも、多数のＩＣチップを
実装することから多層配線が不可欠となっている。
集積回路装置では、高密度実装の要請から内蔵される半
導体素子等の工０チップ数が多くなシ、従って熱放散の
問題が重要となっている。しかも、多数のＩＣチップを
実装することから多層配線が不可欠となっている。
オ１図はこの種の従来の混成集積回路装置を示す断面図
である。図において、１１）はセラミックなどの材料よ
りなる絶縁性基板、（２１は絶１′イ個基板ｆｉｌ上に
形成された、金、銀−パラジウム。
である。図において、１１）はセラミックなどの材料よ
りなる絶縁性基板、（２１は絶１′イ個基板ｆｉｌ上に
形成された、金、銀−パラジウム。
金−クロム、クロム−アルミなどの金属材料よりなるオ
ｌの導電層、（３）はこの牙ｌの導ｆｉｊ層（２）上に
形成されたガラス、ポリイミド樹脂などの材料よりなる
オｌの絶縁層、（４）はオｌの絶縁層（３）の上に形成
されたオｌの導知５層（２）と同種の材料よりなる第２
の導電層、（５）は、この第２の導電層（４）の上に形
成されたオｌの絶縁層（３）と同種の材料よυなる第２
の絶縁層、（６）は絶縁性基板１１）上に形成された上
記オｌの塀箋層（２）、および絶縁層（３）、第２の導
電層（４１、および絶縁層（５）からなる多層配線層、
ｆ７１ ／ｄこの多層配線層（６）の上に形成されたオ
ｌの導電層（２）と同種の材料よりなるダイパッド、（
８）はダイパッド（７）上に投けられた半導体素子等の
ＩＣチップで、グイバンド（７）上に導電性接着剤を用
いた手法、熱圧着法などの手法によりｙ装される。
ｌの導電層、（３）はこの牙ｌの導ｆｉｊ層（２）上に
形成されたガラス、ポリイミド樹脂などの材料よりなる
オｌの絶縁層、（４）はオｌの絶縁層（３）の上に形成
されたオｌの導知５層（２）と同種の材料よりなる第２
の導電層、（５）は、この第２の導電層（４）の上に形
成されたオｌの絶縁層（３）と同種の材料よυなる第２
の絶縁層、（６）は絶縁性基板１１）上に形成された上
記オｌの塀箋層（２）、および絶縁層（３）、第２の導
電層（４１、および絶縁層（５）からなる多層配線層、
ｆ７１ ／ｄこの多層配線層（６）の上に形成されたオ
ｌの導電層（２）と同種の材料よりなるダイパッド、（
８）はダイパッド（７）上に投けられた半導体素子等の
ＩＣチップで、グイバンド（７）上に導電性接着剤を用
いた手法、熱圧着法などの手法によりｙ装される。
オｌおよび第２の導電層＋２１ 、 ＋４１ 、オｌお
よびオ２の絶縁層＋３１ 、 ［５１、グイバンド（７
）はいづれも厚膜技術、薄膜技術などの手法により形成
される。
よびオ２の絶縁層＋３１ 、 ［５１、グイバンド（７
）はいづれも厚膜技術、薄膜技術などの手法により形成
される。
なお、絶縁性基板＋１１はセラミックのため、オｌおよ
び第２の絶縁層に使われるガラス等にくらべ、−桁、熱
伝導性がよい。しかし、従来の混成集積回路装置は、上
記のように構成されているので、熱伝導性の悪いオｌお
よび第２の絶縁層（３）、（５）が、ダイパッド（７）
と絶縁性基板］１）との間に介在することから、ＩＣチ
ップ（８）に発生した熱が放散しにくいという欠点があ
った。工Ｃチップ（８）の熱放散か悪いことから、その
信頓性も悪く、又、混成集積回路装置を小形化すること
も困雉であった。
び第２の絶縁層に使われるガラス等にくらべ、−桁、熱
伝導性がよい。しかし、従来の混成集積回路装置は、上
記のように構成されているので、熱伝導性の悪いオｌお
よび第２の絶縁層（３）、（５）が、ダイパッド（７）
と絶縁性基板］１）との間に介在することから、ＩＣチ
ップ（８）に発生した熱が放散しにくいという欠点があ
った。工Ｃチップ（８）の熱放散か悪いことから、その
信頓性も悪く、又、混成集積回路装置を小形化すること
も困雉であった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、ダイパッドと絶縁性基板とを多層
配線層を貫通する熱的導伝体で接続することによシ、小
形で熱放散性の良好な混成集積回路装置を提供すること
を目的としている。
めになされたもので、ダイパッドと絶縁性基板とを多層
配線層を貫通する熱的導伝体で接続することによシ、小
形で熱放散性の良好な混成集積回路装置を提供すること
を目的としている。
以下、この発明の一実施例を図について説明する。
第２図は、この発明の一実施例による混成集積回路装置
を示す断面図である。図において、（２ｏ）はオｌの導
電層（２）と同じ材料で絶縁性基板１１）−ヒに投けら
れた熱放散のだめのオｌの導電層、（８ａ）は第１の絶
縁層（３，）に設けられた開口部、θ（ａは第２の導電
層（４）と同じ材料をオｌの絶縁層（３）の開口部ｔ８
ａ）に充填させたスルーホｔｕ 導体、（５ａ ）は第
２の絶縁層（５）に設けられた開口部、仔０）にダイパ
ッド（７）と同じ材料を、第２の絶縁層（５）の開口部
（５ａ）に充填させた、ダイパッド（７）と接続する導
体層、（９）はＩＣチップ（８）に発毛した熱を絶縁性
基板ｉｌ＋に有効に放散させるための熱的、導伝体で、
上記のオｌの導電層シ０）、スルーホール等体■、グイ
パッド（７）と接続するノ厚体層１１０）とで形成され
ている。
を示す断面図である。図において、（２ｏ）はオｌの導
電層（２）と同じ材料で絶縁性基板１１）−ヒに投けら
れた熱放散のだめのオｌの導電層、（８ａ）は第１の絶
縁層（３，）に設けられた開口部、θ（ａは第２の導電
層（４）と同じ材料をオｌの絶縁層（３）の開口部ｔ８
ａ）に充填させたスルーホｔｕ 導体、（５ａ ）は第
２の絶縁層（５）に設けられた開口部、仔０）にダイパ
ッド（７）と同じ材料を、第２の絶縁層（５）の開口部
（５ａ）に充填させた、ダイパッド（７）と接続する導
体層、（９）はＩＣチップ（８）に発毛した熱を絶縁性
基板ｉｌ＋に有効に放散させるための熱的、導伝体で、
上記のオｌの導電層シ０）、スルーホール等体■、グイ
パッド（７）と接続するノ厚体層１１０）とで形成され
ている。
オｌの導電層（社）、スルーホール導体◇０．オｌおよ
び牙２の絶縁層の開口部（８ａ） 、 （５ａ） 、ダ
イパッド（７）と接続する導体層ｆｆ０１は従来と同様
、厚膜技術、薄膜技術などの手法により作成される。
び牙２の絶縁層の開口部（８ａ） 、 （５ａ） 、ダ
イパッド（７）と接続する導体層ｆｆ０１は従来と同様
、厚膜技術、薄膜技術などの手法により作成される。
なお上記実施例では熱的導伝体（９）を形成する際、多
層配線層（６）の形成時に順次積み上げて形成していっ
たが、オｌおよび第２の絶縁層１３）。
層配線層（６）の形成時に順次積み上げて形成していっ
たが、オｌおよび第２の絶縁層１３）。
また、多層配線層（６）は刃・２の絶縁層（５）がなく
てもよく、この場合は第１の絶縁層（３１上にダイパッ
ド（７）が形成され、スルーホール導体層θＣ）は必鼎
でなくなる。
てもよく、この場合は第１の絶縁層（３１上にダイパッ
ド（７）が形成され、スルーホール導体層θＣ）は必鼎
でなくなる。
また、第２図の実施例では、オｌの絶縁層（３）と第２
の絶縁層ｆ５１との間にのみスルーホール導体＠０を設
けたが、高密度配線をするために絶縁層の数を増加して
、その層間に別のスルーホール導体を設けても良いこと
は勿論である。
の絶縁層ｆ５１との間にのみスルーホール導体＠０を設
けたが、高密度配線をするために絶縁層の数を増加して
、その層間に別のスルーホール導体を設けても良いこと
は勿論である。
以上のように、この発明によればダイパッドと絶縁性基
板とを多層配線層を貫通する熱的導伝体で接続したので
、ＩＣチップに発生した熱が熱的導伝体を介して絶縁性
基板に有効に放散され、工Ｃチップの熱劣化がなく、又
、ＩＣチップを高密度で実装できる混成集積回路装置が
得られる効果がある。
板とを多層配線層を貫通する熱的導伝体で接続したので
、ＩＣチップに発生した熱が熱的導伝体を介して絶縁性
基板に有効に放散され、工Ｃチップの熱劣化がなく、又
、ＩＣチップを高密度で実装できる混成集積回路装置が
得られる効果がある。
第１図は従来の混成集積回路装置を示す断面図、第２図
はこの発明の一実施例３ζよる混成集積回路装置を示す
断面図である。 図において、＋１１１ｒｉ絶縁性基板、（６）ｌｄ′多
層配深層、（７）はダイパッド、（８）はＩＣチップ、
（９）は熱的導伝体である。 なお、図中、同一符号は同一、又は４’１４当部分を示
す。 代理人 葛 野 信 −
はこの発明の一実施例３ζよる混成集積回路装置を示す
断面図である。 図において、＋１１１ｒｉ絶縁性基板、（６）ｌｄ′多
層配深層、（７）はダイパッド、（８）はＩＣチップ、
（９）は熱的導伝体である。 なお、図中、同一符号は同一、又は４’１４当部分を示
す。 代理人 葛 野 信 −
Claims (1)
- 絶縁性基板、この基板上に設けた多層配線層この多層配
線層の上に設けたダイパッド、このグイパッド上に設け
たＩＣチップとを備えたものにおいて、上記グイバンド
と上記絶縁性基板とを、上記多層配線層を貫通する熱的
導電体で接続したことを特徴とする混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15916182A JPS5947746A (ja) | 1982-09-10 | 1982-09-10 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15916182A JPS5947746A (ja) | 1982-09-10 | 1982-09-10 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5947746A true JPS5947746A (ja) | 1984-03-17 |
Family
ID=15687596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15916182A Pending JPS5947746A (ja) | 1982-09-10 | 1982-09-10 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5947746A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384164A (en) * | 1976-12-30 | 1978-07-25 | Fujitsu Ltd | Ceramic circuit board |
| JPS545573A (en) * | 1977-06-15 | 1979-01-17 | Nippon Electric Co | Low heat resistance multiitip multiilayer film wiring board |
| JPS55165657A (en) * | 1979-06-11 | 1980-12-24 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Multi-chip package |
| JPS57134953A (en) * | 1980-12-29 | 1982-08-20 | Honeywell Inf Systems | Integrated circuit package |
-
1982
- 1982-09-10 JP JP15916182A patent/JPS5947746A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384164A (en) * | 1976-12-30 | 1978-07-25 | Fujitsu Ltd | Ceramic circuit board |
| JPS545573A (en) * | 1977-06-15 | 1979-01-17 | Nippon Electric Co | Low heat resistance multiitip multiilayer film wiring board |
| JPS55165657A (en) * | 1979-06-11 | 1980-12-24 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Multi-chip package |
| JPS57134953A (en) * | 1980-12-29 | 1982-08-20 | Honeywell Inf Systems | Integrated circuit package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW490820B (en) | Heat dissipation enhanced ball grid array package | |
| US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
| US7754530B2 (en) | Thermal enhanced low profile package structure and method for fabricating the same | |
| US7049696B2 (en) | IC package with electrically conductive heat-radiating mechanism, connection structure and electronic device | |
| JP2006196709A (ja) | 半導体装置およびその製造方法 | |
| JP2003168758A (ja) | 半導体装置 | |
| JPH0573079B2 (ja) | ||
| TWI587465B (zh) | 電子封裝件及其製法 | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| US6784536B1 (en) | Symmetric stack up structure for organic BGA chip carriers | |
| JPH03195053A (ja) | インバータ装置 | |
| JPS5947746A (ja) | 混成集積回路装置 | |
| US6545350B2 (en) | Integrated circuit packages and the method for the same | |
| JPH05218226A (ja) | 多層配線基板 | |
| JPH07183433A (ja) | 半導体デバイス | |
| JPS6211014Y2 (ja) | ||
| JPH0555398A (ja) | 半導体装置 | |
| JPS62208653A (ja) | ハイブリツドｉｃ | |
| JP3206545B2 (ja) | 積層可能な半導体装置およびモジュール | |
| KR100207901B1 (ko) | 멀티칩 장착용 고방열 패키지의 제조 방법 | |
| KR940006578B1 (ko) | 반도체 패케이지 및 그 제조방법 | |
| JPS61148847A (ja) | 半導体装置 | |
| JP2006108130A (ja) | 半導体装置およびその製造方法 | |
| JPH0547967A (ja) | 半導体チツプモジユール | |
| TWI399818B (zh) | 阻絕金屬離子散發至晶片之半導體封裝構造 |