JPS5946461B2

JPS5946461B2 - 記録制御方式

Info

Publication number: JPS5946461B2
Application number: JP54066392A
Authority: JP
Inventors: 正樹高橋
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1979-05-29
Filing date: 1979-05-29
Publication date: 1984-11-13
Also published as: JPS55158774A

Description

【発明の詳細な説明】この発明は記録手段として例えば感熱ヘッドを用いた記
録装置の記録制御方式に関する。

近年、感熱ヘッドはファクシミリ装置などの印字手段と
して広く使用されている。

第１図は感熱ヘッドの構成を示すもので、ここでは説明
の都合上、３０ビットで１ラインを構成するものとす
る。第１図の場合は、１列に配列さわた３Ｏｅｌの発熱
素子１１１〜１１３０を３個ずつ１０個のブロックに分
割し、各ブロックの共通電極１２１〜１２、０に順次駆
動信号を与えることにより、画信号入力端子１３１〜１
３３の入力状態に応じて各発熱素子１１１〜１１３０を
発熱させて、１ラインの記録を行なうようにしている。
すなわち、この場合は３ビット／１ブロックの記録を１
０回行なつて１ラインの記録が終了する。しかし、この
ような記録制御方式では、例えば高速ファクシミリなど
に使用するには記録速度が遅く不適当であつた。

そこで、記録速度の高速化を図るため、第２図ａに示す
ような記録制御方式が考えられる。第２図ａの方式は、
１０個のブロックを５［ずつ中央で分割して群となし、
各群に対してそれぞれ画信号入力端子を設ける。すなわ
ち、図示左側半分の３個のブロックからなる群には画信
号入力端子１３１〜１３３から画信号を人力し、図示右
側半分の５１固のブロックからなる群には画信号入力端
子１３０〜１３６から画信号を人力するような構成とす
る。そして、各ブロックの共通電極１２１〜１２１０の
うち、最初に共通電極１２１と１２６、次に１２２と１
２７、次に１２３と１２８、・・・というように、各群
から１ブロックずつ選択して２ブロックずつ順次、駆動
信号を与えるようにすれば５回の記録で１ライン分の記
録が終了する。従つて、第１図の方式に比較して２倍の
記録速度となる。しかしながら、第２図ａの方式を使用
して、紙送り動作中の記録紙に記録がなされると、各ブ
ロックによる記録の位置差は第３図をのようになる。

同図からも分るように２つの群の境界で大きな位置差（
ピッチ差）δが現われて、その部分が不連続となる不都
合が生じる。なお、同図ａは第１図の方式による記録状
態を示すもので、ブロック毎の記録位置は記録紙の送り
に伴なつて、連続的に変化するので、大きなピッチ差は
生ぜず、ほぼ直線とみなせるラインが記録される。なお
、第３図ａ、ｂにおいて、Ｙは記録紙の送り方向を示し
ている。以上のように第２図ａのような方式では、記録
速度の高速化は図れるが、その反面、１ラインの中央部
にて紙送りによる大きなピッチ差が現われる問題がある
。

また、記録速度の高速化を図る方式として第２図ａ以外
にも例えば第２図ｂのような万式も考えられる。

この第２図ｂの方式は、群分けは行なわないで１プロツ
ク当り６ビツトの記録を行なうもので、この場合も５回
の記録で１ラインが終了するが、図からも明らかなよう
に，リード線の数が多くその総全長が長くなり配線が非
常に複雑となるため、生産性が悪く、小形化に適しない
欠点があり，実用性に乏しかつた。従つて、第２図ａの
ような構成にてピツチ差の少ない良質な記録が行なえる
制御万式の開発が望まれていた。

この発明は上記の点に鑑みてなされたもので、紙送り動
作中に記録を行なうものにおいて、１ライン中に不連続
点の生じない良質な記録を高速に行なえ、かつ配線を容
易とし生産性お・よびコスト的にも優れた記録制御方式
を提供することを目的とする。

以下、この発明の一実施例を説明する。

第４図はこの発明の一実施例の全体構成を示すものであ
る。同図において、１０は第２図ａで示したものと同一
構成の感熱へツドである。この感熱ヘツド１０の共通電
極１２，〜１２５には、発振器２１からの出力がカウン
タ２２、デコーダ２３ａ、ドライバ２４ａを介してそれ
ぞれ第５図ａ−ｅのような信号となつて供給され、また
感熱ヘツド１０の共通電極１２６〜１２，０には発振器
２１からの出力がカウンタ２２、デコーダ２３ｂ、ドラ
イバ２４ｂを介して第５図ｆ−ｊのような信号となつて
供給される。なお、第５図ａ−ｊの信号は低レベルで有
意である。また、上記感熱へツド１０の画信号入力端子
１３，〜１３３には画信号発生回路２５から、あるライ
ンに訃ける１ライン分の前半に相当する画信号がＲＡＭ
（ＲａｎｄＯｍａｃｃｅｓｓｍｅｍＯｒｙ）２６ａ１
シフトレジスタ２７ａ，ドライバ２８ａを介して与えら
れ、一万、画信号入力端子１３４〜１３６には画信号発
生回路２５から、上記１ライン分の後半に相当する画信
号がＲＡＭ２６ｂ、シフトレジスタ２７ｂ．ドライバ２
８ｂを介して与えられる。

また、ＲＡＭ２６ｃは上記あるラインの次のラインに訃
ける１ライン分の前半に相当する画信号が書込まれるも
ので、ＲＡＭ２６ｄはそのラインの後半に相当する画信
号が書込まれるものである。な訃図中、２９ａ〜２９ｄ
はカウンタ、３０はカウンタ２９ａ〜２９ｄにカウント
パルスを与える発振器、３１はカウンタ制御回路、３２
はＲＡＭ制御回路である。ところで、上記したような構
成にお・いて、画信号発生回路２５からの画信号は次の
ようにして感熱ヘツド１０の入力端子１３，〜１３６に
人力匍脚される。

すなわち、まず、あるラインの１ライン分の画信号（こ
の画信号は３０ビツトで構成されているとする）の前半
の１５ビツト（１ビツト〜１５ビツト目）の画信号がＲ
ＡＭ２６ａに書込まれるとともに後半の１５ビツト（１
６ビツト〜３０ビツト目）の画信号がＲＡＭ２６ｂに書
込まれる。次に上記あるラインの次ラインに訃ける１ラ
イン分の前半１５ビツトの画信号がＲＡＭ２６ｃに書込
まわるとともにそのラインの後半１５ビツトの画信号が
ＲＡＭ２６ｄに書込まれるが、この次のラインの画信号
の書込みが行なわれている間に、上記ＲＡＭ２６ａ，２
６ｂに書込まれている前ラインのそれぞれの画信号が３
ビツトずつシフトレジスタ２７ａ，２７ｂに出力される
。そして、このシフトレジスタ２７ａ，２７ｂにシフト
されている信号が、ドライバ２８ａ，２８ｂにより感熱
へツド１０の画信号入力端子１３，〜１３６に与えられ
るようになつている。第６図は上記１ライン分の画信号
が感熱ヘツド１０の画信号人力端子１３，〜１３６に入
力される様子を模式的に示すもので、Ａは上記画信号発
生回路２５からの１ライン分の画信号Ｂ，は上記ＲＡＭ
２６ａの内容、Ｂ２は上記ＲＡＭ２６ｂの内容、Ｃ，は
上記シフトレジスタ２７ａの内容、Ｃ２は上記シフトレ
ジスタ２７ｂの内容をそれぞれ示している。

そして上記１クイン分画信号Ａの前半の１５ビツト（１
ビツト〜１５ビツト目）はＲＡＭ２６ａに第６図のＢ，
の如く入力され、後半の１５ビツトはＲＡＭ２６ｂに同
図Ｂ２の如く入力される。ここで、この実施例で採用し
ている感熱ヘツドは１プロツク当り３ビツトであるから
６シフトレジスタ２７ａ，２７ｂはそれぞれ３ビツトの
ものでよく、第６図のＣ，，Ｃ２の如くＲＡＭ２６ａ，
２６ｂの内容Ｂ，，Ｂ２が３ビツトづつ入力される。従
つて、第１回の印字ではシフトレジスタ２７ａに画信号
の１ビツト〜３ビツト目までの３ビツトが入力さわ．同
時にシフトレジスタ２７ｂには画信号の３０ビツト〜２
８ビツト目までの３ビツトが人力さわる。そしてこの第
１回の印字では、感熱ヘツド１０の共通電極１２，〜１
２，０には第５図ａ−ＪＶＣ｝ける期間Ｔ，の信号が入
力されるため、共通電極１２，〜１２，０が選択され、
これにより発熱素子１１，〜１１３と発熱素子１１２８
〜１１３０のうち、画信号入力端子側にも有意な画信号
（黒信号）が与えられた発熱素子が発熱する。

そして、次の印字では、シフトレジスタ２７ａへは画信
号の４ビツトから６ビット目までの３ビツトが入力さわ
、一万シフトレジスタ２７ｂへは画信号の２７ビツトか
ら２５ビツト目までの３ビツトが人力される。

このとき、感熱へツド１０の共通電極１２，〜１２，０
には第５図ａ−ｊの期間Ｔ２の信号が入力されるため、
共通電極１２２，１２，が選択され６これにより発熱素
子１１４〜１１６と発熱素子１１２，〜１１２７のうち
画信号入力端子側にも有意な信号が与えられたものが発
熱する。このようにして、シフトレジスタ２７ａ，２７
ｂから順次３ビツトづつ画信号が感熱ヘツド１０の画信
号人力端子１３，〜１３３，１３４〜１３６に供給され
、これに同期して第５図ａ−ｊの信号が共通電極に順次
与えられてゆくと、紙送り動作中の記録紙には、第７図
ａのような記録がなされる。

同図にお・いて６矢印Ｙは記録紙の送り方向を示し、こ
のように記録紙が送られていても、上記した制御により
記録がなされれば、隣り合うプロツク間の記録の位置差
は第１図のような万式で記録した場合と同じ位置差とな
り、また２つの群の境界で紙送りによる大きなピツチ差
を生ずることなく実効的には不連続点なしに印字するこ
とができる。また、第７図ｂは上記した制御万式を用い
て、共通電極を内側から、つまり第１回目の記録では共
通電極１２５と１２６を選択し、次に共通電極１２４と
１７７を選択するという選択順序で記録を行なつた場合
の記録状態を示すものである。なお、厳密には第７図に
示すように彎曲したラインとなるが、実際にはこのライ
ンの長さｔに比較して１ラインのピツチδが十分小さい
ため、視覚的には直線とみなすことができるものである
。な訃、上記実施例以外にも、例えば感熱へツドを第８
図の如く各群が３プロツクからなる４群で構成した場合
でも上記実施例とほぼ同様な制御を行なうことにより、
第９図Ａ，ｂのような不連続点のない良好な記録画が得
られる。

また、第４図の構成例はいわばハードウエアのみで実現
したものであるが、例えばマイクロコンピユータを使用
すれば、共通電極の選択制御や画信号入力端子への画信
号の分配をより簡便に行なうことができる。

以上説明したようにこの発明によれば、複数の群に分割
されかつ各群内では複数のプロツクに分割される多数の
記録素子を一列に配し、記録紙送り動作と並行して、各
群内から１プロツクずつの同時選択は順次行なうものに
訃いて、各群内では所定の一方向に沿つて１プロックず
つを順次選択し、かつ隣り合う群相互間では前記所定の
一方向を互い嫁逆方向としたことによつて配線を複雑に
することなく高速印字が可能となり、しかも不連続点を
生じることのない良質な印字録画を得ることができる記
録制御万式を提供できる。

【図面の簡単な説明】

第１図は従来の一般的な感熱ヘツドの構成図、第２図Ａ
，ｂは高速・印字を可能とした従来の感熱ヘツドの構成
図、第３図Ａ，ｂは第１図及び第２図ａによる印字記録
例を示す図、第４図はこの発明の一実施例の全体的な構
成な示すプロツク図、第５図ａ−ｊは同実施例による共
通電極１駆動信号を示すタイムチヤート、第６図は同実
施例による画信号入力状態を模式的に示す図、第７図Ａ
，ｂは同実施例による印字記録例を示す図６第８図はこ
の発明の応用例を示すへツド構成図、第９図Ａ，ｂは第
８図による印字記録例を示す図である。１０・・・感熱ヘツド、１１，〜１１３０・・・発熱素
子、１２，〜１２，０・・・共通電極、１３，〜１３６
・・・画信号入力端子。

Claims

【特許請求の範囲】

１複数の群に分割されかつ各群内では複数のブロック
に分割される多数の記録素子を一列に配し、各群内から
１ブロックずつ選んだ複数ブロックの同時選択駆動を順
次行なうとともに、前記印字素子の配列方向とは直角方
向に記録紙を走行させて該記録紙上に記録情報を記録す
るものにおいて、各群内では所定方向に沿つて１ブロッ
クずつを順次選択し、かつ、相隣り合う群相互間では前
記所定方向を互いに逆方向とすることを特徴とする記録
制御方式。