JPS5945256B2 - Ａ−ｄ変換装置 - Google Patents
Ａ−ｄ変換装置Info
- Publication number
- JPS5945256B2 JPS5945256B2 JP11816375A JP11816375A JPS5945256B2 JP S5945256 B2 JPS5945256 B2 JP S5945256B2 JP 11816375 A JP11816375 A JP 11816375A JP 11816375 A JP11816375 A JP 11816375A JP S5945256 B2 JPS5945256 B2 JP S5945256B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- output
- inverter circuit
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明はＡ−Ｄ変換装置に係る。
先に本発明人は第１図で示すような新規なインバータ回
路４を提案したが、これを簡単に説明すると１は入力端
子でドライバトランジスタ５，５′のデート端子に同時
に加えられトランジスタ５のソース端子は接地され、今
ドレイン端子はもう一方のドライバトランジスタ５′の
ソース端子と接続点１をもって接続され、ドライバトラ
ンジスタ５′のドレイン端子はロードトランジスタ６の
ソース並びにデート端子に接続され、又出力端子２とし
てとりだされる。
路４を提案したが、これを簡単に説明すると１は入力端
子でドライバトランジスタ５，５′のデート端子に同時
に加えられトランジスタ５のソース端子は接地され、今
ドレイン端子はもう一方のドライバトランジスタ５′の
ソース端子と接続点１をもって接続され、ドライバトラ
ンジスタ５′のドレイン端子はロードトランジスタ６の
ソース並びにデート端子に接続され、又出力端子２とし
てとりだされる。
更にロードトランジスタ６のドレイン端子には電源端子
３のＶＣＣＣＣ口切口れる。
３のＶＣＣＣＣ口切口れる。
又第１図に示されるような改良されたインバータ回路４
では第１の補助トランジスタ８と第２の補助トランジス
タ９とが更ｆこ設けられ、補助トランジスタ８，９のソ
ース端子はともに前記接続点７に設けられ、又ドレイン
端子はともに電源端子３に接続され、第１の補助トラン
ジスタ８のケ゛−ト端子は電源端子３に接続され、補助
トランジスタ９のデート端子は出力端子２に接続される
のである。
では第１の補助トランジスタ８と第２の補助トランジス
タ９とが更ｆこ設けられ、補助トランジスタ８，９のソ
ース端子はともに前記接続点７に設けられ、又ドレイン
端子はともに電源端子３に接続され、第１の補助トラン
ジスタ８のケ゛−ト端子は電源端子３に接続され、補助
トランジスタ９のデート端子は出力端子２に接続される
のである。
このような回路では第１の補助トランジスタ８とデート
端子を出力端子２に接続した第２の補助トランジスタ９
より電流が流れ込み、接続点７の電位の低下を抑え、ド
ライバトランジスタ５゜５′のバンクデート効果により
しきい値電圧を増大させる働きをする。
端子を出力端子２に接続した第２の補助トランジスタ９
より電流が流れ込み、接続点７の電位の低下を抑え、ド
ライバトランジスタ５゜５′のバンクデート効果により
しきい値電圧を増大させる働きをする。
又第２の補助トランジスタ９のデート端子には出力端子
２が接続されているので入力がＨとなり、出力がＬとな
ったスタティックな状態では第２の補助トランジスタ９
はオフとなりこのトランジスタ９には消費電流は流れな
い。
２が接続されているので入力がＨとなり、出力がＬとな
ったスタティックな状態では第２の補助トランジスタ９
はオフとなりこのトランジスタ９には消費電流は流れな
い。
それで第２の補助トランジスタ９のディメンションを変
更することｌこより、消費電流を増加させることなく任
意の遷移電圧Ｖｉ吉及び急峻なトランスファ特性をうろ
ことができるのである。
更することｌこより、消費電流を増加させることなく任
意の遷移電圧Ｖｉ吉及び急峻なトランスファ特性をうろ
ことができるのである。
しかしてかかるインバータ回路でトランジスタ５．５’
、６，８，９のベータ（９）を下記の表のようにすると
インバータ回路の遷移電圧は４．７■から８，３ｖまで
変わる。
、６，８，９のベータ（９）を下記の表のようにすると
インバータ回路の遷移電圧は４．７■から８，３ｖまで
変わる。
この時のインバータ回路のトランスファ特性を第２図に
示す。
示す。
このようであるからトランジスタ９のベータを変化させ
てインバータ回路の遷移電圧本 Ｖｉｎを自由に変えることができる。
てインバータ回路の遷移電圧本 Ｖｉｎを自由に変えることができる。
本発明人はかかる新規なインバータ回路の自由（こ変え
うる遷移電圧と急峻なトランスファ特性を有する性質を
用いて、イクスクルーシブオア（排他的論理和）回路と
組合せてＡ−Ｄ変換回路として動作せしめるものである
。
うる遷移電圧と急峻なトランスファ特性を有する性質を
用いて、イクスクルーシブオア（排他的論理和）回路と
組合せてＡ−Ｄ変換回路として動作せしめるものである
。
本発明装置を第３図の実施例ブロック図で説明すると第
３図で４ａ、４ｂｔ４ｃ、４ｄが第１図で示すインバー
タ回路４に相当し、回路構成は同じであるがただ夫々の
回路４ａ＞４ｂ）４ｃ＞＊ 本 ４ｄの遷移電圧ＶｉｎがＶ ＋ ｎ １２ Ｖ ｒ ｎ
２” １本 本 Ｖｉｎａ 、Ｖｉｎ４であられされるように夫々和本
本 、 本
、 本異しＶｉｎ、 ＜ Ｖｉｎ２ ＜Ｖ＋
ｎ３ ＜Ｖ＋ｎ４なる関係をもっている。
３図で４ａ、４ｂｔ４ｃ、４ｄが第１図で示すインバー
タ回路４に相当し、回路構成は同じであるがただ夫々の
回路４ａ＞４ｂ）４ｃ＞＊ 本 ４ｄの遷移電圧ＶｉｎがＶ ＋ ｎ １２ Ｖ ｒ ｎ
２” １本 本 Ｖｉｎａ 、Ｖｉｎ４であられされるように夫々和本
本 、 本
、 本異しＶｉｎ、 ＜ Ｖｉｎ２ ＜Ｖ＋
ｎ３ ＜Ｖ＋ｎ４なる関係をもっている。
２等回路４ ａ 、４ ｂ 、４ ｃ ｙ ４ ｄの出
力端子はイクスクルーシブオア１０ ａ ｔ １０ ｂ
ｔ Ｉ Ｑ ｃ 。
力端子はイクスクルーシブオア１０ ａ ｔ １０ ｂ
ｔ Ｉ Ｑ ｃ 。
１０ｄの１入力端子に接続され、イクスクルーブ）レオ
ア１０ａと１０ｂ、１０ｂと１０ｃ、１０ｃと１０ｄの
一端子づつ直接接続され、イクスクルーシブオア１０ｄ
の一端子のみ電源端子３となり■ＣＣが７７０えられる
のである。
ア１０ａと１０ｂ、１０ｂと１０ｃ、１０ｃと１０ｄの
一端子づつ直接接続され、イクスクルーシブオア１０ｄ
の一端子のみ電源端子３となり■ＣＣが７７０えられる
のである。
従ってインバータ回路４ｂ４ｃ、４ａの出力はイクスク
ルーシブオア１０ａと１０ｂ、１０ｂと１０ｃ、１０ｃ
と１０ｄの一方の共通の入力となりイクスクルーシブオ
ア１０ａの一端子と１０ｄの一端子にインバータ回路４
ａの出力と電源端子３が接続されることとなる。
ルーシブオア１０ａと１０ｂ、１０ｂと１０ｃ、１０ｃ
と１０ｄの一方の共通の入力となりイクスクルーシブオ
ア１０ａの一端子と１０ｄの一端子にインバータ回路４
ａの出力と電源端子３が接続されることとなる。
＊
かくて今入力端子１にＶｉｎ２よりも大きく本
Ｖ Ｉ ｎ ３ よりも小さい入力電圧が印加されると
インバータ回路４ａｔ４ｂ、４ｃおよび４ｄの出力はＬ
ｔ Ｌ ｐ Ｈ？ Ｈとなりこれ等がイクスクルーシ
ブオア回路１０ａ、１０ｂ、１０ｃおよび１０ｔＨこ〃
日わればイクスクル−シブオアの性質により、１０ａは
入力り、Ｌで出力はＬ、１０ｂは入力り。
インバータ回路４ａｔ４ｂ、４ｃおよび４ｄの出力はＬ
ｔ Ｌ ｐ Ｈ？ Ｈとなりこれ等がイクスクルーシ
ブオア回路１０ａ、１０ｂ、１０ｃおよび１０ｔＨこ〃
日わればイクスクル−シブオアの性質により、１０ａは
入力り、Ｌで出力はＬ、１０ｂは入力り。
Ｈで出力はＨｌｌｏｃは入力Ｈ，Ｈで出力はＬ１＊
１０ｄはＨ，Ｈで出力はＬとなる。
従ってＶ ｔ ｎ ２、 ＊
よりも太きく Ｖ ＋ ｎ ３ よりも小さい入力が入
力端子に加えられると出力端子１１ｂに出力が得られる
。
力端子に加えられると出力端子１１ｂに出力が得られる
。
すなわち出力端子１１ａ、ｌｌｂ、１１ｃおよびｌｌｄ
には、それぞれＶｉｎ”＜ Ｖｉｎ ＜本
本 本
本Ｖｉｎ２ 、 Ｖｉｎ２ ＜Ｖｉｎ＜Ｖｉｎａ
、 Ｖｉｎａ ＜本 本 Ｖ ｉ ｎ＜Ｖ ｉ ｎ４およびＶ ＋ ｎ＜Ｖ ＋
ｎ ４なる関係を有する入力Ｖｉｎが入力端子１に加え
られた時出力が出るＡ−Ｄ変換回路である。
には、それぞれＶｉｎ”＜ Ｖｉｎ ＜本
本 本
本Ｖｉｎ２ 、 Ｖｉｎ２ ＜Ｖｉｎ＜Ｖｉｎａ
、 Ｖｉｎａ ＜本 本 Ｖ ｉ ｎ＜Ｖ ｉ ｎ４およびＶ ＋ ｎ＜Ｖ ＋
ｎ ４なる関係を有する入力Ｖｉｎが入力端子１に加え
られた時出力が出るＡ−Ｄ変換回路である。
かくて本発明では遷移電圧を自由に変えうるとともに急
峻なトランスファ特性を有するインバータ回路を各１単
位として構成し容具る遷移電圧を所定の関係をもって選
択する複数のインバータ回路を配してイクスクルーシブ
オア回路と組合せて従来に比し良好な出力特性を有する
Ａ−Ｄ変換装置をうろことができる。
峻なトランスファ特性を有するインバータ回路を各１単
位として構成し容具る遷移電圧を所定の関係をもって選
択する複数のインバータ回路を配してイクスクルーシブ
オア回路と組合せて従来に比し良好な出力特性を有する
Ａ−Ｄ変換装置をうろことができる。
第１図は先に本発明人が提案せるインバータ回路の構成
図、第２図は特性線図、第３図は本発明装置に係る実施
例回路構成図である。 図で、４ ａ７４ ｂ 、４ ｃ ｙ ４ ａはインバ
ータ回路、１ｐａｔ １０ｂ、 １ｏｃｊ ’ｌＯｄは
イクスクルーシブオア。
図、第２図は特性線図、第３図は本発明装置に係る実施
例回路構成図である。 図で、４ ａ７４ ｂ 、４ ｃ ｙ ４ ａはインバ
ータ回路、１ｐａｔ １０ｂ、 １ｏｃｊ ’ｌＯｄは
イクスクルーシブオア。
Claims (1)
- １ 入力端子よりの入力が与えられるデート端子と接地
されるソース端子とを有する第１のドライバトランジス
タ、前記入力端子よりの入力が与えられるｙ−ト端子と
前記第１のドライバトランジスタのドレイン端子と接続
されるソース端子とを有する第２のドライバトランジス
タ、前記第２のドライバトランジスタのドレイン端子と
接続されるソース端子並びｌこデート端子を有するロー
ドトランジスタ、前記ロードトランジスタのドレイン端
子が接続される電源、前記電源端子に接続されるデート
端子並びにドレイン端子と前記第１のドライバトランジ
スタのドレイン端子並びに第２のドライバトランジスタ
のソース端子が接続されるソース端子を有する第１の補
助トランジスタ、とそして前記第１の補助トランジスタ
のソース端子と接続されるソース端子と前記ロードトラ
ンジスタのデート端子とともに出力端子に接続されるデ
ート端子と前記電源端子に接続されるドレイン端子とを
有する第２の補助トランジスタとにより自由に遷移電圧
を変えられ急峻なトランスファ％性を有するインバータ
回路として個々に形成せしめられるもので、夫々の遷移
電圧Ｖｉｌ＜Ｖｉ’Ａ２＜ＶＶ３＜Ｖｉｎ４なる関係を
有する第１、第２、第３、第４の複数個の前記インバー
タ回路を選んで前記第１のインバータ回路の出力端子と
第２のインバータ回路の出力端子、第２のインバ−タ回
路の出力端子と第３のインバータ回路の出力端子、第３
のインバータ回路の出力端子と電源端子とを夫々第１、
第２、第３、第４のイクスクルーシブオア回路の２人力
づつとすることにより、夫々の出力側に良好な特性をも
つディジタル信号をうろことを特徴とするＡ−Ｄ変換装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11816375A JPS5945256B2 (ja) | 1975-09-30 | 1975-09-30 | Ａ−ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11816375A JPS5945256B2 (ja) | 1975-09-30 | 1975-09-30 | Ａ−ｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5242357A JPS5242357A (en) | 1977-04-01 |
| JPS5945256B2 true JPS5945256B2 (ja) | 1984-11-05 |
Family
ID=14729654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11816375A Expired JPS5945256B2 (ja) | 1975-09-30 | 1975-09-30 | Ａ−ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5945256B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57196620A (en) * | 1981-05-28 | 1982-12-02 | Fujitsu Ltd | Integration type analog-to-digital converter |
| JPS57199322A (en) * | 1981-06-01 | 1982-12-07 | Seiko Instr & Electronics Ltd | Ad converter |
| JPS5830225A (ja) * | 1981-08-17 | 1983-02-22 | Matsushita Electric Ind Co Ltd | アナログ・デイジタル変換装置 |
| JPS5859624A (ja) * | 1981-10-02 | 1983-04-08 | Matsushita Electric Ind Co Ltd | アナログ・デイジタル変換装置 |
| JPS5912679A (ja) * | 1982-07-13 | 1984-01-23 | Seiko Instr & Electronics Ltd | 携帯用液晶テレビ |
| US4712089A (en) * | 1985-10-11 | 1987-12-08 | Battelle Memorial Institute | All-optical A/D conversion using integrated nonlinear guided wave optical circuitry |
| JPS6275647U (ja) * | 1986-10-16 | 1987-05-14 |
-
1975
- 1975-09-30 JP JP11816375A patent/JPS5945256B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5242357A (en) | 1977-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4214174A (en) | Voltage multiplier employing clock gated transistor chain | |
| JPH055407B2 (ja) | ||
| JPS63240125A (ja) | ＢｉＭＯＳ論理回路 | |
| JPS5945256B2 (ja) | Ａ−ｄ変換装置 | |
| JP6817081B2 (ja) | レベルシフト回路 | |
| JPH11143686A (ja) | 部分積生成回路 | |
| JPH06152341A (ja) | バッファリング回路 | |
| JPS60173924A (ja) | 論理回路 | |
| JPH03258115A (ja) | インバータ回路装置 | |
| JP7103888B2 (ja) | クロック波高値ブースト回路 | |
| JPH04117716A (ja) | 出力回路 | |
| JPH0834391B2 (ja) | 演算増幅回路 | |
| JPS61161020A (ja) | Ｎｍｏｓインバ−タ回路 | |
| JPH0377537B2 (ja) | ||
| JP3666184B2 (ja) | パストランジスタロジック半導体装置 | |
| JPS6323684B2 (ja) | ||
| KR100253302B1 (ko) | 전가산기 | |
| JP2712432B2 (ja) | 多数決論理回路 | |
| JPH11103223A (ja) | ニューロオペアンプ回路 | |
| JPS5945296B2 (ja) | 相補形ｍｏｓ論理回路 | |
| JPH02237219A (ja) | 出力回路 | |
| KR20000026572A (ko) | 반도체 장치의 전가산기 | |
| JPS5910090B2 (ja) | 出力ドライバ−回路 | |
| JPH01126726A (ja) | 全加算器 | |
| JPH0435408A (ja) | 遅延回路 |