JPS5945206B2 - テ−プレコ−ダにおける電磁プランジヤの駆動回路 - Google Patents

Description

【発明の詳細な説明】 本発明は電磁プランジャの駆動回路に係り、中間端子つ
きソレノイドを有する電磁プランジャを備え、駆動初期
においては、所定時間のみ中間端子と一方の端子間に電
力を印加し、比較的大電力で電磁プランジャを駆動して
その動作を確実ならしめ、一方保持状態にあつては両端
子間に電力を印加して比較的低電力で保持し、ソレノイ
ドの劣化等を防止し得るようにしたテープレコーダにお
ける電磁プランジャの駆動回路に関するものである。

周知のように、多くのテープレコーダは電磁プランジャ
を備え、この電磁プランジャによりピンチローラとキヤ
プスタンの圧接、離間等の機械的３ 切換えや、スライ
ドスイッチの摺動子等と連動して電気的な切換えを適正
に行わしめるようにしている。

しかるに、このような電磁プランジャは駆動初期におい
てソレノイドに比較的大電力の印加が必３ 要とされる
ものであるが、駆動終了後の保持状態においても駆動時
の電力をそのまま印加し続けたのでは発熱によりソレノ
イドの劣化を早め、さらには電力の浪費にもなつてしま
うものである。

このような点に対処して、従来幾つかの技術的手段が施
されているが、その代表例に次のようなものがある。即
ち、ソレノイドに、抵抗と開閉スイツチとを並列にした
ものを接続し、駆動終了後に開閉スイツチを開成して、
保持状態のときに、ソレノイドの電源回路に抵抗が挿入
され電流が抑制されるようにしたものである。

しかし上記の従来装置にあつては、開閉スイツチたる機
械的接点を用いているので、その開成時に接点抵抗によ
つて発生する電圧等により接点の劣化が早く、ひいては
装置全体の寿命が短かくなつてしまう。

またソレノイドで消費すべき電力の一部を抵抗が肩代り
して消費するものであるから全体的には電力の節約には
ならない。

さらに、開閉スイツチの操作を手動で行うような場合に
あつては駆動終了後、スイツチ操作までの時間が不正確
になるので、電磁プランジヤの駆動動作を不確実ならし
めるおそれも生じ、またソレノイドの劣化防止も充分に
果し得ない場合も生ずる等、諸種の欠点があつた。

本発明は上記諸点に鑑みてなされたもので電源の両端間
に、その１端側からトランジスタスイツチ素子と電磁プ
ランジヤのソレノイドとを直列接続し、トランジスタス
イツチ素子とソレノイドとの接続点を、ＲＣ直列回路及
びこのＲＣ直列回路の充電電流により制御されるスイツ
チング手段を介してソレノイドの中間端子に接続し、駆
動初期においてＲＣ直列回路の時定数により規定される
所定時間のみ中間端子と一方の端子との間に電力が印加
されるようにすることにより、電磁プランジャの動作を
確実ならしめ、また電力の浪費も防止することのできる
テープレコーダにおける電磁プランジャの駆動回路を提
供するにある。

以下、本発明を、いわゆるフエザータツチ式スイツチを
備えたカセツトデツキに適用した一実施例を図面を参照
して詳細に説明する。

図において１は電源（図示せず）からのｅ端子で、この
１端子１と接地との間にはｅ端側から第１トランジスタ
スイツチ素子Ｑ１と電磁プランジャのソレノイドＳＯＬ
とが直列に接続されている。

また前記第１トランジスタスイツチ素子Ｑ，のベース電
極は一方は抵抗Ｒ１を介して１端子１に接続され、他方
は抵抗Ｒ２、第２トラン・ジスタスイッチ素子Ｑ２及び
シリコン制御整流素子（以下ＳＣＲと記す）を介して接
地されている。第１トランジスタスイツチ素子Ｑ１は、
ＳＣＲ及び第２トランジスタスイツチ素子Ｑ２が共に導
通した場合において、抵抗Ｒ１とＲ２とにより分圧され
たバイアス電圧がベース電極に印加され導通状態となる
。

さらに第２トランジスタスイツチ素子Ｑ２のベース電極
は、一方は抵抗Ｒ３を介して４端子１に接続され、他方
は、いわゆるフエザータツチの停止スイツチＳ１を介し
て接地されている。

第２トランジスタスイツチＱ２は停止スイツチＳ，が０
Ｎの場合において遮断状態になる。またＳＣＲのゲート
電極は一方は抵抗Ｒ４及びＲ５を介して１端子に接続さ
れ、他方は抵抗Ｒ６を介して接地されている。

そして抵抗Ｒ４及びＲ５の接続点と接地間には第３トラ
ンジスタスイツチ素子Ｑ３が接続され、そのベース電極
は、いわゆるフエザータツチの始動スイツチＳ２を介し
て接地されている。

この始動スイツチＳ２が０Ｎの場合において第３トラン
ジスタスイツチ素子Ｑ３が遮断状態になり、ＳＣＲのゲ
ート電極にゲートバイアス電圧が印加されてＳＣＲは導
通状態になる。Ｒ７は第３トランジスタスィツチ素子の
ベース電極へのバイアス電圧印加用の抵抗である。

一方、ソレノイドＳＯＬの中間端子４は第４トランジス
タスイツチ素子Ｑ４を介して１電源端１に接続されてい
る。また、この第４トランジスタスイツチ素子Ｑ４のベ
ース電極は，第５トランジスタスイツチ素子Ｑ５及びＲ
８，Ｃ，Ｒ，からなる抵抗とコンデンサとの直列回路を
介して、第１トランジスタスイツチ素子Ｑ１とソレノイ
ドＳＯＬの一端２との接続点に連ねられている。駆動時
に第１トランジスタスイツチ素子Ｑ，が導通したとき、
抵抗Ｒ，を介してコンデンサＣに充電が開始され、この
充電期間のみ第５トランジスタＱ５にバイアス電圧が供
給されて導通する。そしてこの導通により第４トランジ
スタスイツチＱ４が導通し、この第４トランジスタスイ
ツチ素子を介してソレノイドの中間端子４が４端子１に
通じて、ソレノイドＳＯＬの中間端子４と他方の端子３
、即ち接地端との間に電力が印加されるのである。ＺＤ
はツエナーダイオード、ＲｌＯ−Ｒｌ３は抵抗、Ｄ１〜
Ｄ３はダイオード素子である。ツエナーダイオードＺＤ
は駆動終了後の保持期間中において抵抗ＲｌＯに表われ
る電圧を一定値に規定し、何らかの原因により電源電圧
が変動した場合に、コンデンサＣに充電電流が流れて第
５トランジスタスイツチ素子Ｑ５が導通状態に転するの
を防止するためのものである。

またダイオードＤ，は駆動終了後にコンデンサＣの電荷
の放電を促進し、その後の動作に備えるためのものであ
る。

ダイオードＤ２及びＤ３は、ソレノイドＳＯＬの逆電圧
防止用のもので、電磁プランジヤの動作を安定に維持す
るためのものである。

本発明の一実施例たる電磁プランジヤは以上のように構
成され、次のように動作する。

即ち、再生乃至は録音等の始動にあたり、始動スイツチ
Ｓ２を瞬間的に０Ｎにすると、第３トランジスタスイツ
チＱ３が遮断状態になり、この遮 Ｃ断により、ＳＣＲ
のゲート電極にゲートバイアス電圧が印加され、ＳＣＲ
が導通し、同時に第１及び第２トランジスタスイツチ素
子Ｑｌ，Ｑ２も導通する。

このとき第１トランジスタスイツチ素子Ｑ１を通じて１
電圧が、Ｒ８，Ｒ９，Ｃの直流回路 二に印加され、コ
ンデンサＣに過渡的に充電電流が流れる。そしてこの充
電期間のみ第５及び第４トランジスタスイツチ素子Ｑ５
，Ｑ４が導通状態になりソレノイドＳＯＬには中間端子
４と接地側の端子３間に、電磁ブランジヤの駆動電力が
印加され、Ｊカセツトデツキは再生乃至は録音が開始さ
れる。この駆動電力、即ち保持状態に比し大なる電力が
印加される時間はＲ８等で示される抵抗値とコンデンサ
Ｃとの時定数により規定され、この時間は電磁プランジ
ャの初期駆動動作が完全に終了す ５るに足る最低時間
に設定される。そして、駆動初期の所定時間が経過した
後は第５及び第４トランジスタスイツチ素子Ｑ５，Ｑ４
は遮断状態に転じ、ソレノイドＳＯＬにはその両端子２
，３間への電力印加に切換わる。

即ちソレノ ４イドＳＯＬには保持用の低電力が印加さ
れる。したがつて電磁プランジヤは駆動初期においては
所定時間のみ比較的大電力で確実な動作が確保され、保
持状態にあつては比較的低電力に切換えられるので、ソ
レノイドの劣化が防止されると共に電力の浪費もない。
なお上述の一実施例においては、いわゆるフエザータツ
チ、即ちワンタツチ式のスイツチＳｌ，Ｓ２を用いたの
で、ソレノイドへの電源供給回路を閉路状態に維持する
ためにＳＣＲを必須の構成要素としていた。

しかし、ワンタツチ式のスイツチではなく開閉スイツチ
を用いればＳＣＲを用いる必要は全くなく、ＳＣＲと第
２トランジスタスイツチＱ２に代りこの線路に開閉スイ
ツチを適用しても殆んど同一の効果が得られるものであ
る。そしてこのような回路構成にした場合は開閉スイツ
チ１個のみで始動と停止のスイツチ作用を果し得るもの
である。またソレノイドの中間端子４に接続される回路
構成も前記一実施例においては第４トランジスタスイツ
チＱ４を介して４電源端に接続したが、第４トランジス
タスイツチＱ４を省略し、第５トランジスタスイツチＱ
５のコレクタ端子を直接、中間端子４に接続してもよい
。

このような接続形式にした場合は、駆動初期において第
５トランジスタスイツチＱ５が導通状態になつたとき中
間端子４は接地に接続される。

したがつて、このときソレノイドＳＯＬへは一方の端子
２と中間端子４との間に電力が供給される。この他、電
源の極性を逆にして全てのトランジスタスイツチ素子の
接合形式を逆の形式のものに置き換えることも可能であ
り、本発明の目的、効果を逸脱しない範囲において適宜
構成の変更をなし得るものである。以上詳述したように
本発明によれば電源の両端間に、その１端側からトラン
ジスタスイツチ素子とソレノイドとを直列接続し、この
両者の接続点を、ＲＣ直列回路及びこのＲＣ直列回路の
充電電流により制御されるスイツチング手段を介してソ
レノイドの中間端子に接続し、駆動初期においてＲＣ直
列回路の時定数により規定される所定時間のみ中間端子
と一方の端子との間に電力が印加されるようにし、また
、始動及び停止スイツチを夫夫別個に適用する場合にあ
つては、ソレノイドと直列接続されている第１トランジ
スタスイツチ素子の制御電極に第２トランジスタスイツ
チ素子及びＳＣＲの直列回路を接続し、かつこのＳＣＲ
のゲート電極に始動スイツチを介してゲート電圧が印加
されるようにし、さらに前記第２トランジスタスイツチ
素子の制御電極に停止スイツチを接続して、この停止ス
イツチにより第２トランジスタ素子を遮断するようにし
たので、駆動初期における電磁プランジヤを所定時間に
おいて確実に動作せしめ、保持状態においては低電力に
切換え電力の浪費も防止し得るという効果を有するもの
である。

したがつてソレノイドの劣化も防止され、またソレノイ
ドの電源供給線路に機械的スイツチ接点が含まれないの
で装置全体の長寿命化が図れるという効果も有するもの
である。さらに始動及び停止スイツチと共にＳＣＲを適
用しているので、始動及び停止スイツチはワンタツチ式
のいわゆるフエザータツチ式のスイツチの適用が可能と
なり操作容易なテープレコーダが構成できるという効果
も有するものである。

【図面の簡単な説明】

図は本発明をフエザータツチ式カセツトデツキに適用し
た一実施例を示す電気回路図である。 １：ｅ端子、２：ソレノイドの一方の端子、３：ソレノ
イドの他方の端子、４：中間端子、Ｃ：コンデンサ、Ｄ
１〜Ｄ３：ダイオード素子、ＺＤ：ツエナーダイオード
、Ｒ１〜Ｒｌ３：抵抗、Ｑ１〜Ｑ５：第１乃至第５トラ
ンジスタスイツチ素子、Ｓ１ ：始動スイツチ、Ｓ２：
停止スイツチ、ＳＣＲ：シリコン制御整流素子、ＳＯＬ
：ソレノイド。

Claims (1)

【特許請求の範囲】
1. １ 電源の■■両端間に、その■端側から第１トランジ
   スタスイッチ素子と電磁プランジャのソレノイドとを直
   列接続し、前記第１トランジスタスイッチ素子の制御電
   極を、一方は前記電源の■端側に接続するとともに他方
   は第２トランジスタスイッチ素子及び制御整流素子の直
   列回路を介して接地側に接続し、前記第２トランジスタ
   スイッチ素子の制御電極を、一方は前記電源の■端側に
   接続するとともに他方は遮断制御用の停止スイッチを介
   して接地側に接続し、前記制御整流素子のゲート電極に
   はゲート電圧印加制御用の始動スイッチング手段を接続
   し、当該始動スイッチング手段により前記制御整流素子
   及び第２トランジスタスイッチ素子を導通制御して前記
   第１トランジスタスイッチ素子に導通用の制御バイアス
   電圧を付与し、一方前記ソレノイドの中間端子を第４ト
   ランジスタスイッチ素子を介して前記電源の■端側に接
   続するとともに当該第４トランジスタスイッチ素子の制
   御電極を第５トランジスタスイッチ素子を介して接地側
   に接続し、さらに前記第１トランジスタスイッチ素子と
   ソレノイドの一端との接続点をＲＣ直列回路を介して前
   記第５トランジスタスイッチ素子の制御電極に接続し、
   該ＲＣ直列回路の充電電流により当該第５トランジスタ
   スイッチ素子を導通制御し、前記始動スイッチング手段
   の瞬時閉成時に、前記ＲＣ直列回路の時定数により規定
   される所定時間の間ソレノイドにはその中間端子と他端
   との間に電力が印加されることを特徴とするテープレコ
   ーダにおける電磁プランジャの駆動回路。