JPS594347Y2

JPS594347Y2 - 電子式レジスタ

Info

Publication number: JPS594347Y2
Application number: JP6989079U
Authority: JP
Inventors: 浩大沢
Original assignee: 株式会社富士通ゼネラル
Priority date: 1979-05-24
Filing date: 1979-05-24
Publication date: 1984-02-08
Also published as: JPS55169755U

Description

【考案の詳細な説明】本考案は、自動釣銭計算機能を有する電子式レジスタに
おいて、客から預った金額を人力したとき、その金額が
、商品の登録合計金額より不足していたようなときの処
理を便利にした電子式レジスタに関するものである。

一般に電子式レジスタででは、キーボードの各キーに対
応した内容がレジスタ選択回路を経て表示レジスタに送
られ、それが表示器に表示される。

すなわち、数字キーを押したときには、その直後にその
数字キーに対応した数字が表示され、小計キーを押した
ときには、小計レジスタの内容が表示される。

また、現計／釣銭キーを押したときには、取引終了時の
総合計が表示される。

この現計／釣銭キーが自動釣銭計算機能を備えているも
のであるときには、客から預かった金額を数字キーによ
り入力して、小計レジスタに記憶しその後で現計／釣銭
キーを押せば、預り金額から小計を減算する計算が、演
算および制御回路でなされ、その差額が釣銭として表示
される。

ところが、従来の自動釣銭計算機能を備えたものでは、
客からの預り金額が小計レジスタの内容より不足してい
たり、キャッシャーが誤って少額を入力したような場合
、計算機はエラーとして判断し、クリアーキー以外のす
べてのキーの入力が禁止される。

ここで、クリアーキーによりエラー状態を解除したとき
は、禁止状態は解除されるが、同時にクリアーキーに対
応した内容、すなわちクリアーされた内容としての“０
”が表示されることとなる。

したがって小計レジスタの内容である登録合計金額を知
るためには、改めて小計キーを押さなければならなかっ
た。

本考案は、このような従来の欠点を解除するためになさ
れたもので、現計／釣銭キーによる演算結果が負になっ
たときには、つぎのクリアーキーの信号によって、エラ
ーの解除とともに、表示器には登録合計金額を表示する
ようにしたものである。

この場合、エラー状態をあられすような表示も合せて行
うことが望ましい。

以下、本考案の一実施例を図面について説明する。

１はキーボード、２は計算機本体である。

前記キーボード１には、１．２、・・・・・・９．０．
００等の数字キ一群３と、クリアキー４、登録キー５、
小計キー６および現計／釣銭キー７からなるファンクッ
ションとが設けられている。

前記計算機本体２において、８はキー制御回路、９は演
算および制御回路、１０はタイミング信号発生回路、１
１は小計レジスタ群、１２はレジスタ選択回路、１３は
表示レジスタ、１４は表示器、１５はプリンタレジスタ
、１６はプリンタである。

また、１７．１８は、第１および第２７リツプフロツプ
回路、１ｇは、この第１および第２フロリツプフロツプ
回路１７．１８をリセットするための遅延回路、２０は
アンドゲートで、これらの回路によりゲート制御回路２
１が構成されている。

２２．２３は第１、第２ゲート回路としてのアンドゲー
ト、２４はオアゲートである。

つぎに本考案の作用を説明する。

まずキーボード１の数字キ一群３により、置数をすると
ともに、登録キー５により順次加算を指示すると、その
都度、内容が、キー制御回路８、演算および制御回路９
を介して小計レジスタ群１１内の所定の小計レジスタに
置数され、さらにレジスタ選択回路１２を経てアンドゲ
ート２３に送られる。

このアンドゲート２３には、演算および制御回路９から
の表示指令信号と、第２フリップフロップ回路ＩＢから
のリセット信号が送り込まれているので、このアンドゲ
ート２３が開き、さらにオアゲート２４を経て表示レジ
スタ１３へ送られる。

そして、その内容が表示器１４で表示される。

小計キー６を押したときも同様に、小計レジスタ１１の
内容が、レジスタ選択回路１２、アンドゲート２３、オ
アゲート２４を経て表示レジスタ１３へ送られて表示器
１４に表示される。

つぎに、客から預かった金額を数字キ一群３で置数する
と、やはり、その内容が表示器１４に表示される。

さらに、現計／釣銭キー７を押すと、演算および制御回
路９では、客から預かった金額の置数内容から小計レジ
スタ１１の内容を減算する。

ここで、減算結果が負にならないときには、第１のフリ
ップフロップ回路１７へのセット信号入力はない。

そのため、そのまま演算結果が釣銭として表示される。

つぎに、演算結果が負になったときには、演算および制
御回路９からの負であることを出力信号で第１のフリッ
プフロップ回路１７をセットし、アンドゲート２０に信
号を送る。

同時にエラーと判断し、タイミング信号発生回路１０の
出力を遮断する等の方法により、クリアキー４以外のす
べてのキーの入力をロックする。

つぎに、クリアーキー４を押すと、そのクリアー信号が
まずアンドゲート２０に送られ、その出力で第２のフリ
ップフロップ回路１８がセットされる。

この第１および第２フリツプフロツプ回路１７．１８は
クリアー信号の遅延回路１９を介しての遅延信号でリセ
ットされるが、そのリセットされる以前に、演算および
制御回路９から表示指令信号が送り出されるので、アン
ドゲート２２が開いて、小計レジスタ１１の内容が表示
レジスタ１３へ送られ、表示器１４には、クリアーキー
４を押しても小計レジスタ１１の内容が表示される。

なお、アンドゲート２２を経て送り込まれる内容につい
ては、エラー状態を表示するような目印等を表示するこ
とが望ましい。

なお、以上の演算結果は、プリンタレジスタ１５にも記
憶され、その内容がプリンタ１６で印字される。

しかし、このプリンタレジスタ１５およびプリンタ１６
は必ずしも備えていることを要しない。

本考案は上述のように構成したので、預り金額が不足し
ていたり、キャッシャーが誤って少い金額を入力したり
してエラーとなった場合、クリアーキーでこのエラー状
態を解除すると同時に、登録合計金額が表示されること
となって、改めて、小計キーを押す手間を省くことがで
き、作業能率の向上を図ることができる。

また、繰返し加減算を行っていた場合において、数字キ
ーの２重打ち等でエラー状態となったとき、クリアーキ
ーで解除すると、それまでの計算の中間合計値を表示す
ることができ、改めて小計キーを押す手間が省けるとい
う効果がある。

【図面の簡単な説明】

図は本考案による電子式レジスタの一実施例を示すブロ
ック図である。１・・・キーボード、２・・・計算機本体、３・・・数
字キ一群、４・・・クリアーキー、５・・・登録キー、
６・・・小計キー、７・・・現計／釣銭キー、８・・・
キー制御回路、９・・・演算および制御回路、１０・・
・タイミング信号発生回路、１１・・・小計レジスタ群
、１２・・・レジスタ選択回路、１３・・・表示レジス
タ、１４・・・表示器、１５・・・プリンタレジスタ、
１６・・・プリンタ、１７．１８・・・第１および第２
フリップフロップ回路、１９・・・遅延回路、２０・・
・アンドゲート、２１・・・ゲート制御回路、２２．２
３・・・ゲート回路、２４・・・オアゲート。

Claims

【実用新案登録請求の範囲】

（１）数字キー、登録キー、現計／釣銭キーおよびクリ
アーキーを具備したキーボードの出力側に演算および制
御回路を介して小計レジスタ群とレジスタ選択回路とを
結合し、前記レジスタ選択回路の出力側に表示レジスタ
を介して表示器を結合してなり、前記数字キーによる入
力データと前記登録キーによって前記入カテ゛−夕を順
次加算した登録データとを前記小計レジスタ群内の所定
の小計レジスタと前記表示レジスタとに置数するととも
に前記表示器で表示し、前記現計／釣銭キーによって直
前に入力した人力テ゛−夕から前記小計レジスタ群の登
録データを減算し、この減算結果が正のときはこの減算
データを釣銭として前記表示器で表示し、減算結果が負
のときは前記クリアーキー以外のキー人力を禁止するエ
ラー状態とし、前記クリアーキーによって前記エラー状
態を解除するものにおいて、前記演算および制御回路は
前記減算結果が負のときに預り金不足信号を生じるよう
に構成され、前記小計レジスタ群の出力側を第１ゲート
回路を介して前記表示レジスタに結合し、前記レジスタ
選択回路と前記表示レジスタとの間に第２ゲート回路を
挿入し、前記第１、第２ゲート回路を選択的に制御し、
かつ前記類り金不足信号と前記クリアーキー信号とのア
ンド出力で前記第１ゲート回路を開くゲート制御回路を
設けてなることを特徴とする電子式レジスタ。
（２）ゲート制御回路は、アンドゲートとフリップフロ
ップ回路を主体とし、預り金不足信号とクリアーキー信
号とのアンド出力で゛フリップフロップ回路を切換え、
その出力で第１ゲート回路を開くようにした実用新案登
録請求の範囲第１項記載の電子式レジスタ。
（３）ゲート制御回路は、アンドゲートとフリップフロ
ップ回路と遅延回路を主体とし、預り金不足信号とクリ
アーキー信号とのアンド出力でフリップフロップ回路を
切換え、その出力で第１ゲート回路を開き、前記クリア
ーキー信号を遅延回路を介してフリップフロップ回路の
リセット側に送り込んで第１ゲート回路を所定時間経過
後に閉じるようにした実用新案登録請求の範囲第１項記
載の電子式レジスタ。