JPS5940663Y2 - キヤラクタ描記可能なアナログ記録器 - Google Patents

Description

【考案の詳細な説明】 本考案は、アナログ波形を連続的に記録するインク書き
或は熱書き式等の記録ペンすなわち記録線を断続するこ
との不可能な記録ペンでもって文字、数字、記号等のキ
ャラクタを描記させ得るアナログ記録器に関するもので
ある。

この種のアナログ記録器として、キャラクタをマトリッ
クスに分解して、キャラクタを構成する位置のマトリッ
クス要素を振扁調整可能な交流信号及びバイアス信号に
より描記するものが周知となっているが、複雑な構成の
キャラクタ描記が難しく、２チヤンネルに描記させるに
しても例えばａｔ Ｅ ｊｆｉ ｙついて平行線を同時
に３本描記するのは困難であった。

また、１個の記録ペンをマトリックス要素位置へ移動さ
せるアナログ記録器も周知であるが、例えば′Ｔ”を描
記する場合その垂直線の描記には記録ペンを所定時間内
に複数段階に移動せねばならず、その水平線に較べて細
く描記され、したがって全てのキャラクタについて均一
な描記が不可能であり、キャラクタの種類により判読し
鑓くなっていｔら よって本考案は、記録ペンによりあらゆるキャラクタを
鮮明に描記し得るアナログ記録器を提供することを目的
とする。

次に本考案を図示の実施例を基に説明する。

第１図において、２はインク書き用の記録ペン１を入力
信号に応じて縦方向（給紙方向に対して交差方向）に駆
動する記録部である。

３は１文字、数字、記号等のキャラクタを第２図に示す
如く縦横方向（即ち記録ペン移動方向及び給紙方向）に
例えば１ｇ（Ａ、Ｂ、Ｃ・・・・・・Ｍ）Ｘ８（１，２
。

３・・・・・・８）のマトリックス状アドレスに分解し
、かつキャラクタを構成するマトリックス要素に対応す
るアドレスをデータｔｔ１”を書込まれたキャラクタデ
ータを複数種類格納したメモリである。

４は描記されるキャラクタの高さに対応して記録ペンを
縦方向にくり返し駆動する掃引信号を発生する掃引信号
発生回路であり１発振パルスＰ１（第３図）を計数して
計数値が１８”に達する度にリセフトされて再計数をく
り返すカウンタ５とその計数値をＤ／Ａ変換して階段波
ａ（第３図）を出力するω仏コンバータ６とより構成さ
れている。

カウンタ５は前述の計数動作に加えて計数値が′８＃に
達するごとにリセット信号Ｐ２ （第３図）を送出する
。

８は、前述の各部３〜６を制御する制御回路であり、手
動又は給紙速度に応じて自動的に周波数の変る発振パル
スＰ１を発生す発振器９とＣＰＵＩ Ｏとより構成され
ている。

ＣＰＵ１０は、送られてきたキャラクタ指令信号を基に
メモリ３に格納された対応するキャラクタデータを選択
し、リセットパルスＰ２を取込む度に順に給紙方向アド
レスＡ、Ｂ、Ｃ・・・・・・Ｍを指定し１発振パルスＰ
１を取込む度にリセットパルスＰ２に同期して順に記録
ペン移動方向アドレス１゜２．３・・・・・・８を指定
する。

またＣＰＵｌ０は、このようなアドレス走査の際にキャ
ラクタを構成スるアドレスからデータ″″ｌ”が読出さ
れると、記録ペン１にドツト記録を行わせるためのデー
タ即ちドツトパルスＰ３を送出する。

したがって、このＣＰＵＩ Ｏ即ち制御回路８は、本考
案によるドツトパルス発生回路の機能も兼ねている。

１１は階段波ａにドツトパルスＰ３を重畳する混合回路
である。

動作は次の通りである。

キャラクタ指令信号が文字″Ａ＃の描記を指示した場合
、ＣＰＵｌ０は、これを解読してメモリ３の“Ａ＃のキ
ャラクタデータの格納領域を指定する。

指定された格納領域には第２図に示すごとに横方向アド
レスＡ−Ｍ及び縦方向アドレス１〜８のうち“Ａ”を構
成するマトリックス要素に対応するアドレスにデータ″
′ｌ”が書込まれている。

リセットパルスＰ２がＣＰＵ１０に供給されると１発振
器号Ｐ１と同期して先ずアドレスＡＩ、Ａ２・・・・・
・Ａ８の順にキャラクタデータの読出しを開始し、一方
カウンタ５がリセットパルスＰ２と同期して発振パルス
Ｐ１を零から計数し始めることにより、Ｄ／Ａコンバー
タ６は階段波ａを縦方向のアドレス走査と同期して発生
する。

したがって、１段目ｑ階段発生時ドットハルスＰ３が発
生し８段目の階段を発生し終ると、続いてＣＰＵｌ０は
アドレスＢ１〜Ｂ８ｑ洗出しを行い次の階段波ａの２段
目の階段発生時にドツトパルスＰ３を再び発生する。

以下、同様に横方向アドレス数だけ順に縦方向アドレス
走査を行い、第２図のデータが読出されるごとにドツト
信号Ｐ３が階段波ａに重畳される。

したがって、混合回路１１からの混合信号が記録部２で
増幅されて記録ペン１を駆動すると、第４図に示す如く
記録ペン１は、階段板ａに完全には追従し得すほぼ直線
鋸歯状に移動し、一方矩形状のドツトパルスＰ３に対し
てはその立上り及び立下り時の描記が重なり鋸歯状波に
較べて濃いドツトによるｔｔ Ａ”の描記を行う。

そして必要数のリセット信号Ｐ２を取込んだ後キャラク
タ指令信号に従い次のキャラクタを描記する。

尚、ドツトパルスの波形は、第３図に示す如く正負の折
返しパルスＰ３’にすると、記録ペン１の往復描記が第
５図拡大図のように鋸歯状波の両側で２回行われるため
により小さなドツトパルス入力でより鮮明なドツトが描
記され、また縦方向に敢えてアドレスの余裕を持たせな
くても済む。

そして前述の実施例では描記させなかったアドレスＤ、
３及びＪ、３の連続データも鮮明に描記できるようにな
る。

この場合ＣＰＵ１０から送出されるドツトパルスＰ３に
同期して折返しパルスＰ３’を発生するドツトパルス発
生部をＣＰＵｌ０に後続させる必要がある。

また、キャラクタの分解度及びドツトパルスの波形につ
いてｔ’４記録ペンの追従速度、給紙速度、キャラクタ
の大きさ、要求される鮮明度等を考慮して種々考えられ
る。

掃引信号についてもアナログ的に発生させて所定レベル
に達するごとにアドレス信号を発生させる等種種考えら
れる。

制御回路８は、特に少数の簡単な内容を記録する場合は
ＣＰＵを利用しないでも済む。

以上、本考案により記録ペンを連続掃引させ、メモリに
格納されたマトリックスデータの各欄ごとに掃引信号レ
ベルに対応して縦方向にアドレス走査を行い、読出され
たデータを基にドツト信号な掃引信号に重畳することに
より、記録を断続させることのできないインク書或は熱
害等の記録ペンにもかかわらずキャラクタの種類に無関
係に常に均一なキャラクタ描記が可能となり、常に判読
し易い記録が行われるようになる。

【図面の簡単な説明】 第１図は本考案によるアナログ記録器の回路構成を示す
ブロック図、第２図はそのメモリに格納されたキャラク
タのマトリックスデータの一例、第３図は第１図の各部
波形、第４図は第１図の記録器によるキャラクタ記録例
及び第５図は別の実施例による記録波形の拡大図を示す
。 ４・６．・１．掃引信号発生回路、８・・・・・・制御
回路。

Claims (1)

【実用新案登録請求の範囲】
1. キャラクタを記録ペン移動方向及び給紙方向のマトリッ
   クス状アドレスに分解し、前記キャラクタを構成する位
   置の前記マトリックス状アドレスにデータの書込まれた
   キャラクタデータを複数種類格納したメモリと、記録ペ
   ンを所定量だ′げくり返し駆動するための掃引信号を発
   生する掃引信号発生回路と、指令された前記キャラクタ
   データを選択し、このキャラクタデータの前記マトリッ
   クス状アドレスの前記記録ペン移動方向走査を前記掃引
   信号のレベル変化に応じて前記マトリックス状アドレス
   の給紙方向アドレスの数だけ順に行う制御回路と、前記
   アドレス走査により前記データが読出された際に前記掃
   引信号に重畳されるドツト記録用パルスを発生するドツ
   トパルス発生回路とを有することを特徴とするキャラク
   タ描記可能なアナログ記録器。