JPS5939567A - サ−マルヘツド製造方法 - Google Patents
サ−マルヘツド製造方法Info
- Publication number
- JPS5939567A JPS5939567A JP57150394A JP15039482A JPS5939567A JP S5939567 A JPS5939567 A JP S5939567A JP 57150394 A JP57150394 A JP 57150394A JP 15039482 A JP15039482 A JP 15039482A JP S5939567 A JPS5939567 A JP S5939567A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- substrates
- substrate
- thin film
- heating resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000010409 thin film Substances 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims description 12
- 238000004040 coloring Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 6
- 230000000873 masking effect Effects 0.000 abstract description 6
- 239000002184 metal Substances 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 238000001704 evaporation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 23
- 230000000694 effects Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、サーマルヘッド製造方法に関する。
一般に、サーマルヘッドは基板に発熱抵抗体とこの発熱
抵抗体の熱を感熱発色紙に伝える耐摩耗性の熱伝導層と
電源入力のための導電層とを形成することにより構成し
ている。ドツトの高密度化、低電圧化、印字の高速化を
図るためにはこれらの発熱抵抗体と熱伝導層と導電膜等
の金属膜を蒸着法やスパッタリング法の薄膜法により形
成している。しかし、このように薄膜を基板の一端に形
成する場合には、基板全面に薄膜を形成し後で不要部分
をエツチングするか、あるいは基板を一枚ずつマスキン
グしなければならず、前処理作業がきわめてわずられし
い。
抵抗体の熱を感熱発色紙に伝える耐摩耗性の熱伝導層と
電源入力のための導電層とを形成することにより構成し
ている。ドツトの高密度化、低電圧化、印字の高速化を
図るためにはこれらの発熱抵抗体と熱伝導層と導電膜等
の金属膜を蒸着法やスパッタリング法の薄膜法により形
成している。しかし、このように薄膜を基板の一端に形
成する場合には、基板全面に薄膜を形成し後で不要部分
をエツチングするか、あるいは基板を一枚ずつマスキン
グしなければならず、前処理作業がきわめてわずられし
い。
この発明は上述のような点に鑑みなされたもので、マス
キングのわずられしさを解消し、一度に多数の基板に発
熱抵抗体と熱伝導層と導電層とを薄膜法により形成しう
るサーマルヘッド製造方法を提供することを目的とする
ものである。
キングのわずられしさを解消し、一度に多数の基板に発
熱抵抗体と熱伝導層と導電層とを薄膜法により形成しう
るサーマルヘッド製造方法を提供することを目的とする
ものである。
この発明は、複数の基板を少しずつずらして積み重ねて
配列し、したがって、基板同志でマスキング作用を示し
合い、各基板の露出する端部に発熱抵抗体と熱伝導層と
導電層とを薄膜法にょシ形成し、したがって、マスキン
グのわずられしさを解消し、複数の基板に発熱抵抗体と
熱伝導層と導電層とを一度に形成しうるように構成した
ものである。
配列し、したがって、基板同志でマスキング作用を示し
合い、各基板の露出する端部に発熱抵抗体と熱伝導層と
導電層とを薄膜法にょシ形成し、したがって、マスキン
グのわずられしさを解消し、複数の基板に発熱抵抗体と
熱伝導層と導電層とを一度に形成しうるように構成した
ものである。
この発明の実施例を図面に基いて工程順に説明する。壕
ず、第1図に示すように基板(1)にグレーズ層(2)
を形成する。グレーズ層(2)は基板(1)の全面に形
成してもよいが、本実施例においてはこれから形成する
ヘッド部の面積に対応する一部に形成されている。
ず、第1図に示すように基板(1)にグレーズ層(2)
を形成する。グレーズ層(2)は基板(1)の全面に形
成してもよいが、本実施例においてはこれから形成する
ヘッド部の面積に対応する一部に形成されている。
ついで、第2図に示すように、真空槽(6)の基板取伺
面となる内蓋(7)に形成された鋸歯状の凹部(8)に
基板(1)をグレーズ層(2)以外の部分をラップしつ
つ重ねて収納し、最下位の基板(1)を傾斜した支え面
(9)により支える。この状態で各基板(1)の露出し
たグレーズ層(2)の部分にのみそれぞれ金属膜である
発熱抵抗体(3)と導電層(5)と熱伝導層(4)とを
蒸着法又はスパッタリング法等の薄膜法により形成し、
レジスト・エツチング工程を経て第3図に示すようにヘ
ッド部(I()を形成する。
面となる内蓋(7)に形成された鋸歯状の凹部(8)に
基板(1)をグレーズ層(2)以外の部分をラップしつ
つ重ねて収納し、最下位の基板(1)を傾斜した支え面
(9)により支える。この状態で各基板(1)の露出し
たグレーズ層(2)の部分にのみそれぞれ金属膜である
発熱抵抗体(3)と導電層(5)と熱伝導層(4)とを
蒸着法又はスパッタリング法等の薄膜法により形成し、
レジスト・エツチング工程を経て第3図に示すようにヘ
ッド部(I()を形成する。
したがって、真空槽(7)において薄膜法によって各金
属膜を形成するときに基板(1)を一枚ずつマスキング
するわずられしさを解消することができる。
属膜を形成するときに基板(1)を一枚ずつマスキング
するわずられしさを解消することができる。
このようなヘッド部Iを駆動するドライブ回路は他の基
板に形成してもよいものであるが、本実施例においては
同一の基板(1)に形成する。
板に形成してもよいものであるが、本実施例においては
同一の基板(1)に形成する。
すなわち、第4図に示すように、厚膜法によって前記ヘ
ッド部Iの導電層(5)に接続しつつ基板(1)にリー
ド電極α1を印刷するとともに導′fIL層αDと保護
層αうとを印刷する。この印刷時に用いるペーストは約
200℃の低温で焼成される安価な樹脂系のペースであ
る。これにより、約850℃で焼成されるガラス系のペ
ーストによって印刷し−たものに比較してヘッド部(6
)の熱的劣化を防止しうる。そして、第5図に示すよう
にリード電極00と導電層aつとの間にIC等の電気部
品(1jを接続することによりドライブ回路(0)が形
成される。
ッド部Iの導電層(5)に接続しつつ基板(1)にリー
ド電極α1を印刷するとともに導′fIL層αDと保護
層αうとを印刷する。この印刷時に用いるペーストは約
200℃の低温で焼成される安価な樹脂系のペースであ
る。これにより、約850℃で焼成されるガラス系のペ
ーストによって印刷し−たものに比較してヘッド部(6
)の熱的劣化を防止しうる。そして、第5図に示すよう
にリード電極00と導電層aつとの間にIC等の電気部
品(1jを接続することによりドライブ回路(0)が形
成される。
なお、発熱抵抗体(2)はドライブ回路(C1から電源
を供給されて発熱し、この熱を熱伝導層(4)から感熱
発色紙に伝えて印字するものである。
を供給されて発熱し、この熱を熱伝導層(4)から感熱
発色紙に伝えて印字するものである。
この発明は上述のように構成したので、各基板を一枚ず
つマスキングする作業を省略することができ、また、各
基板の端部に発熱抵抗体と熱伝導層と導電層とを一度に
薄膜法によって形成することができる効果を有するもの
である。
つマスキングする作業を省略することができ、また、各
基板の端部に発熱抵抗体と熱伝導層と導電層とを一度に
薄膜法によって形成することができる効果を有するもの
である。
図面はこの発明の実施例を工程順に示したもので、第1
図は基板の一部の縦断側面図、第2図は薄膜法によシヘ
ッド部を形成する状態を装置の一部を切欠し縮小して縦
断側面図、第3図はヘッド部を形成した状態を示す一部
の縦断側面図、第4図は配線回路の印刷工程を示す一部
の縦断側面図、第5図は完成状態を示す一部の縦断側面
図である。 1・・・基板、3・・・発熱抵抗体、4・・・熱伝導層
、5・・・導電層 出 願 人 東京電気株式会社 2も1 図 2も7国 バも0図 」 Z○5Hu
図は基板の一部の縦断側面図、第2図は薄膜法によシヘ
ッド部を形成する状態を装置の一部を切欠し縮小して縦
断側面図、第3図はヘッド部を形成した状態を示す一部
の縦断側面図、第4図は配線回路の印刷工程を示す一部
の縦断側面図、第5図は完成状態を示す一部の縦断側面
図である。 1・・・基板、3・・・発熱抵抗体、4・・・熱伝導層
、5・・・導電層 出 願 人 東京電気株式会社 2も1 図 2も7国 バも0図 」 Z○5Hu
Claims (1)
- 複数の基板をその一端の一部を露出させる状態で積み重
ねて配置し、この配置状態で前記基板の露出面に、発熱
抵抗体と、ドライブ回路に接続される導電層と、前記発
熱抵抗体の熱を感熱発色紙に伝える熱伝導層とを順次薄
膜法により形成したことを特徴・とするサーマルヘッド
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57150394A JPS5939567A (ja) | 1982-08-30 | 1982-08-30 | サ−マルヘツド製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57150394A JPS5939567A (ja) | 1982-08-30 | 1982-08-30 | サ−マルヘツド製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5939567A true JPS5939567A (ja) | 1984-03-03 |
Family
ID=15496024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57150394A Pending JPS5939567A (ja) | 1982-08-30 | 1982-08-30 | サ−マルヘツド製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5939567A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63190396U (ja) * | 1987-05-28 | 1988-12-07 |
-
1982
- 1982-08-30 JP JP57150394A patent/JPS5939567A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63190396U (ja) * | 1987-05-28 | 1988-12-07 | ||
JPH0455115Y2 (ja) * | 1987-05-28 | 1992-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6328295B1 (ja) | サーマルプリントヘッドモジュールの製造方法 | |
US3955068A (en) | Flexible conductor-resistor composite | |
JPS59224372A (ja) | プリントヘツドの製造方法 | |
JPS6154954A (ja) | サ−マルヘツド及びその製造方法 | |
JPS5939567A (ja) | サ−マルヘツド製造方法 | |
JP3825047B2 (ja) | サーマルヘッドにおける共通電極パターンに対する補助電極層の形成方法 | |
JP3074625B2 (ja) | サーマルプリントヘッド及びその製造方法 | |
JP3172623B2 (ja) | サーマルヘッド | |
JPS58220482A (ja) | サ−マルヘツドにおける金属膜成形方法 | |
JPS6024965A (ja) | 端面型サ−マルヘツドの製造方法 | |
JP4748864B2 (ja) | サーマルヘッド | |
JPH03222760A (ja) | サーマルヘッドおよびその製造方法 | |
JP2561133B2 (ja) | サーマルヘッドの電極構造 | |
JPH01286864A (ja) | サーマルヘッド | |
JP2958496B2 (ja) | 厚膜型サーマルヘッドの製造方法 | |
EP0113950B1 (en) | Method of making a resistance heater | |
JP2827516B2 (ja) | 端面型サーマルヘッドおよびその製造方法 | |
JPH02915Y2 (ja) | ||
JP3129912B2 (ja) | サーマルヘッドの製造方法 | |
JPH04249164A (ja) | サーマルヘッドの製造方法 | |
JPH07186420A (ja) | サーマルヘッドの製造方法 | |
JP2580633Y2 (ja) | サーマルヘッド | |
JPH04173353A (ja) | サーマルヘッドおよびその製造方法 | |
JPS62162564A (ja) | サ−マルヘツドの製造方法 | |
JPH1134373A (ja) | サーマルヘッドおよびその製造方法 |