JPS593646A - 集積回路の電源電圧検知リセツト方式 - Google Patents
集積回路の電源電圧検知リセツト方式Info
- Publication number
- JPS593646A JPS593646A JP57113308A JP11330882A JPS593646A JP S593646 A JPS593646 A JP S593646A JP 57113308 A JP57113308 A JP 57113308A JP 11330882 A JP11330882 A JP 11330882A JP S593646 A JPS593646 A JP S593646A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- power supply
- supply voltage
- test mode
- source voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は集積回路の電源電圧検知リセット方式。
特に例えばマイクロ・コンピュータ等の集積回路におけ
る電源電圧異常時にシステム・リセット信号を出力する
回路において、試験時には上記システム・リセット信号
の出力を抑止する手段を設け。
る電源電圧異常時にシステム・リセット信号を出力する
回路において、試験時には上記システム・リセット信号
の出力を抑止する手段を設け。
完全な動作保証の試験を可能とした集積回路の電源電圧
検知リセット方式に関するものである。
検知リセット方式に関するものである。
（２）技術の背景
例えば、マイクロ・コンピュータ等の集積回路において
は、電源雪圧が５Ｖと定められていれば。
は、電源雪圧が５Ｖと定められていれば。
そのプラス・マイナス５チ〜１０チの範囲内で。
すべてのファンクションが正しく動作することが保証さ
れるようＫされている。もし、！、源電電圧上記範囲を
逸脱して、ある一定のレベル以下に低下すると、論理的
な誤動作を引き起すことになる。
れるようＫされている。もし、！、源電電圧上記範囲を
逸脱して、ある一定のレベル以下に低下すると、論理的
な誤動作を引き起すことになる。
誤動作が生じるとシステムが暴走するおそれがあるので
、誤動作が生じる前にシステムを停止させるため姉、集
積回路中に電源電圧検知回路を設けて、電圧低下を検知
したならば、自動的にシステム・リセット信号を出力し
て、システムの誤動作を防ぐようにした方式が最近用い
られ始めてｂる。
、誤動作が生じる前にシステムを停止させるため姉、集
積回路中に電源電圧検知回路を設けて、電圧低下を検知
したならば、自動的にシステム・リセット信号を出力し
て、システムの誤動作を防ぐようにした方式が最近用い
られ始めてｂる。
（３）従来技術と問題点
上記電源電圧異常時のリセット回路が紹み込まれたマイ
クロ・コンピュータ等の集積回路は、製品出荷前に電圧
の動作保証範囲内で正常に動作するかどうか、また電圧
の異常時に正しくシステム・リセットがかかるかどうか
のチェックがなされる。しかし、従来、動作保証範囲と
検知レベルとの間に、動作保証のできないギャップが必
ず生じてし壕うという問題があった。
クロ・コンピュータ等の集積回路は、製品出荷前に電圧
の動作保証範囲内で正常に動作するかどうか、また電圧
の異常時に正しくシステム・リセットがかかるかどうか
のチェックがなされる。しかし、従来、動作保証範囲と
検知レベルとの間に、動作保証のできないギャップが必
ず生じてし壕うという問題があった。
第１図は従来方式の問題点説明図を示す。例えば、集積
回路に要求される電源電圧ＶＣＣが５Ｖであるとする。
回路に要求される電源電圧ＶＣＣが５Ｖであるとする。
また、この集積回路の動作保証範囲は、第１図に斜線で
示した４、５■から５．５■であるとする。もし、電源
電圧Ｖｃｃが動作保証範囲から外れた場合には、誤動作
が生じる前にシステムにリセットがかかることが必要と
なる。このときの電圧低下の検知レベルＶＴ を、動作
保証範囲の下限である４６５Ｖに常に一致させることが
できれば望ましい。しかし１個々の製品については、必
ず製造上の特性のバラツキが生じるので、検知レベルＶ
Ｔは、どうしても動作保証範囲よりも下側に選ぶ必要が
ある。第１図図示の例では、この検知レベルｖＴを４．
２■にとっている。製品の試験を行う場合には、電源電
圧Ｖｃｃを種々の値に変化させてテストを行い、第１図
（イ）図示の如く電源電圧Ｖｃｃが４．５ｖと５．５ｖ
との間にあるときに、この集積回路が正常に動作するか
どうかの確認がかされる。寸た。第１図ｅつ図示の如く
、電源電圧Ｖｃｃが検知レベルＶＴ以下になったときに
、正しくリセットがかかるかどうかの確認もかされる。
示した４、５■から５．５■であるとする。もし、電源
電圧Ｖｃｃが動作保証範囲から外れた場合には、誤動作
が生じる前にシステムにリセットがかかることが必要と
なる。このときの電圧低下の検知レベルＶＴ を、動作
保証範囲の下限である４６５Ｖに常に一致させることが
できれば望ましい。しかし１個々の製品については、必
ず製造上の特性のバラツキが生じるので、検知レベルＶ
Ｔは、どうしても動作保証範囲よりも下側に選ぶ必要が
ある。第１図図示の例では、この検知レベルｖＴを４．
２■にとっている。製品の試験を行う場合には、電源電
圧Ｖｃｃを種々の値に変化させてテストを行い、第１図
（イ）図示の如く電源電圧Ｖｃｃが４．５ｖと５．５ｖ
との間にあるときに、この集積回路が正常に動作するか
どうかの確認がかされる。寸た。第１図ｅつ図示の如く
、電源電圧Ｖｃｃが検知レベルＶＴ以下になったときに
、正しくリセットがかかるかどうかの確認もかされる。
しかし、第１図（ロ）図示の場合のように、電源電圧Ｖ
ｃｃが動作保証範囲外になって、しかも検知レベルｖＴ
まで達しないような場合については、確認はできず、そ
の間においてリセットがかからないため、システムが誤
動作する可能性が存在することとなる。かりに動作保証
範囲よりも広く正常性の確認を行うようにしても、従来
方式によれば、検知レベルＶＴよりも大きな電圧で確認
することが必要となるので、試験電圧と検知レベルＴＴ
との間に必ず正常に動作するかどうか不明瞭で、しかも
リセプトされない領域が生じてしまうことになる。
ｃｃが動作保証範囲外になって、しかも検知レベルｖＴ
まで達しないような場合については、確認はできず、そ
の間においてリセットがかからないため、システムが誤
動作する可能性が存在することとなる。かりに動作保証
範囲よりも広く正常性の確認を行うようにしても、従来
方式によれば、検知レベルＶＴよりも大きな電圧で確認
することが必要となるので、試験電圧と検知レベルＴＴ
との間に必ず正常に動作するかどうか不明瞭で、しかも
リセプトされない領域が生じてしまうことになる。
（４）発明の目的
本発明は上記問題点の解決を図シ、少なくとも検知レベ
ルＶＴまでは完全に集積回路が正常に動作することを確
認できるようにし、システムの信頼性を向上させること
を目的としている。
ルＶＴまでは完全に集積回路が正常に動作することを確
認できるようにし、システムの信頼性を向上させること
を目的としている。
（５）発明の構成
上記目的達成のため１本発明はテスト・モード時に電源
電圧検知回路が作動し々いようにし、検知レベルＶＴ
よりも低い電源電圧においても、リセットがかからずに
、正常に動作するかどうかの試験ができるようにしたも
のである。すなわち。
電圧検知回路が作動し々いようにし、検知レベルＶＴ
よりも低い電源電圧においても、リセットがかからずに
、正常に動作するかどうかの試験ができるようにしたも
のである。すなわち。
本発明の集積回路の電源雪圧検知リセット方式は。
集積回路中に電源電圧検知回路をそなえ、当該集積回路
に供給される電源電圧を検出して異常電圧を検知したと
きに自動的にシステムにリセットをかける回路において
、当該集積回路の端子への外部からの設定信号により、
または内部に設けられたフラグのオン／オフによって、
上記電源電圧検知回路によるリセット信号の出力を抑止
する手段を設け、当該システムの試験時における異常電
圧検知時のシステム・リセットを抑止するようにしたこ
とを特徴としている。以下１図面を参照しつつ実施例に
もとづいて説明する。
に供給される電源電圧を検出して異常電圧を検知したと
きに自動的にシステムにリセットをかける回路において
、当該集積回路の端子への外部からの設定信号により、
または内部に設けられたフラグのオン／オフによって、
上記電源電圧検知回路によるリセット信号の出力を抑止
する手段を設け、当該システムの試験時における異常電
圧検知時のシステム・リセットを抑止するようにしたこ
とを特徴としている。以下１図面を参照しつつ実施例に
もとづいて説明する。
（６）発明の実施例
第２図は本発明の一実施例構成を示す。図中。
１は集積回路、２け動作機能部、３は制御部、４はレジ
スタ部、５はＲＯＭ（リード・オンリ・メモｌＪ）、６
はＲＡＭ（ランダム・アクセス・メモリ）、７はアンド
論理部、８は電源電圧検知回路。
スタ部、５はＲＯＭ（リード・オンリ・メモｌＪ）、６
はＲＡＭ（ランダム・アクセス・メモリ）、７はアンド
論理部、８は電源電圧検知回路。
９はテスト・モード信号端子を表わす。
集積回路１は９例えば１チツプ（ｃｈｉｐ ）マイクロ
・コンピュータであって、動作機能部２の制御部３は、
ＲＯＭ５ｔたはＲＡＭ６に格納された命令を７エツチし
て実行するものである。データの処理には、レジスタ部
４の各種レジスタが用いられる。
・コンピュータであって、動作機能部２の制御部３は、
ＲＯＭ５ｔたはＲＡＭ６に格納された命令を７エツチし
て実行するものである。データの処理には、レジスタ部
４の各種レジスタが用いられる。
この動作機能部２は例えば５ｖの電源電圧Ｖｃｃのもと
で動作する。電源電圧Ｖｃｃは例えば５チ〜１０チの範
囲内で変動することが許され、その範囲内では集積回路
１は正常に動作することが保証される。
で動作する。電源電圧Ｖｃｃは例えば５チ〜１０チの範
囲内で変動することが許され、その範囲内では集積回路
１は正常に動作することが保証される。
電源電圧検知回路８は、集積回路１に供給される電源電
圧Ｖ。Ｃが動作保証範囲外になったときに。
圧Ｖ。Ｃが動作保証範囲外になったときに。
システムの誤動作を防止するために、動作機能部２に対
しリセット信号を出力するものである。このリセット信
号を出力する場合の電源電圧ｖｃｃの検知レベルｖＴは
２例えば４．２ｖに設定される。少なくとも電源電圧検
知回路８がリセット信号を出力する検知レベルｖＴまで
は、動作機能部２は正常に動作することが保証されなけ
ればならない。そのためには１例えば検知レベルＶＴよ
シも低い電源電圧ＶＣａでも正常に動作することが確認
されればよい。しかし、従来の場合には、検知レベルＶ
Ｔよりも低い電源電圧Ｖｃｃでは、システムにリセット
がかかつてしまうので、正常に動作可能であるかどうか
のチェックはできなかった。本発明においては９次のよ
うにして解決さ−れる。
しリセット信号を出力するものである。このリセット信
号を出力する場合の電源電圧ｖｃｃの検知レベルｖＴは
２例えば４．２ｖに設定される。少なくとも電源電圧検
知回路８がリセット信号を出力する検知レベルｖＴまで
は、動作機能部２は正常に動作することが保証されなけ
ればならない。そのためには１例えば検知レベルＶＴよ
シも低い電源電圧ＶＣａでも正常に動作することが確認
されればよい。しかし、従来の場合には、検知レベルＶ
Ｔよりも低い電源電圧Ｖｃｃでは、システムにリセット
がかかつてしまうので、正常に動作可能であるかどうか
のチェックはできなかった。本発明においては９次のよ
うにして解決さ−れる。
第２図図示の如く、集積回路ＩＫ外部からのテスト・モ
ード信号を入力するテスト・モード信号端子９が設けら
れる。そして、このテスト・モード信号端子９には、当
該集積回路１の試験検査時にはＬレベルの信号が、また
通常の動作時には。
ード信号を入力するテスト・モード信号端子９が設けら
れる。そして、このテスト・モード信号端子９には、当
該集積回路１の試験検査時にはＬレベルの信号が、また
通常の動作時には。
Ｈレベルの信号が供給されるようＫされる。このテスト
・モード信号端子９にＬレベルの信号が供給されている
ときには、集積回路１はテスト・モード状態妬あシ、電
源電圧Ｖｃｃがどのように変動しても、動作機能部２に
対し、リセット信号が出力されることは寿い。すたわち
、アンド論理部７によって、テスト・モード信号がＬレ
ベルにある ′ときには、電源電圧検知部８の出力
は抑止される〇一方１通常の動作状態およびリセットの
試験状態においては、テスト・モード信号としてＨレベ
ルの信号が供給されるので、アンド論理部７を経由して
、電源電圧検知回路部８の出力は、動作機能部２に供給
されることとなる。
・モード信号端子９にＬレベルの信号が供給されている
ときには、集積回路１はテスト・モード状態妬あシ、電
源電圧Ｖｃｃがどのように変動しても、動作機能部２に
対し、リセット信号が出力されることは寿い。すたわち
、アンド論理部７によって、テスト・モード信号がＬレ
ベルにある ′ときには、電源電圧検知部８の出力
は抑止される〇一方１通常の動作状態およびリセットの
試験状態においては、テスト・モード信号としてＨレベ
ルの信号が供給されるので、アンド論理部７を経由して
、電源電圧検知回路部８の出力は、動作機能部２に供給
されることとなる。
従って、テスト・モード時には１例えば電源電圧Ｖｃｃ
を４．０■として検知レベルＶＴの４，２ｖよシも低い
値にして、集積回路１が正常に動作するかどうかの確認
を行うことが可能になシ１通常の使用時には、４．２Ｖ
以下の電源電圧Ｖｃｃでリセットがかかるようにするこ
とができるので、１ｏｏｓ正常性の確認を行うことがで
きる。
を４．０■として検知レベルＶＴの４，２ｖよシも低い
値にして、集積回路１が正常に動作するかどうかの確認
を行うことが可能になシ１通常の使用時には、４．２Ｖ
以下の電源電圧Ｖｃｃでリセットがかかるようにするこ
とができるので、１ｏｏｓ正常性の確認を行うことがで
きる。
第３図は本発明の他の一実施例構成を示す。図中、符号
工ないし８は第２図に対応し、１０はテスト用スリップ
・フロップを表わす。
工ないし８は第２図に対応し、１０はテスト用スリップ
・フロップを表わす。
第３図図示の例においては、テスト・モード設定のだめ
の手段として１通常１チップ・マイクロ・コンピュータ
等では、内部に必ず存在するフリップ・フロップ１０が
用いられる。集積回路１をテストする場合には、フリッ
プ・フロップ１０をリセットして０”を出力するように
する。この場合には、テスト・モードの状態となり、第
２図を用いて説明した場合と同様に、電源電圧検知回路
８からのリセット信号は、アンド論理部７によって抑止
されることとなる。フリップ・フロップ１０が１”Ｋセ
ットされれば、テスト・モードは解除され、電源電圧検
知回路８の出力は、そのまま動作機能部２に供給される
。この第３図図示の例では、端子信号を使用し寿いので
、端子の有効利用ができ、また端子ノイズ等による電源
電圧検知回路８の誤動作の心配も解消される。
の手段として１通常１チップ・マイクロ・コンピュータ
等では、内部に必ず存在するフリップ・フロップ１０が
用いられる。集積回路１をテストする場合には、フリッ
プ・フロップ１０をリセットして０”を出力するように
する。この場合には、テスト・モードの状態となり、第
２図を用いて説明した場合と同様に、電源電圧検知回路
８からのリセット信号は、アンド論理部７によって抑止
されることとなる。フリップ・フロップ１０が１”Ｋセ
ットされれば、テスト・モードは解除され、電源電圧検
知回路８の出力は、そのまま動作機能部２に供給される
。この第３図図示の例では、端子信号を使用し寿いので
、端子の有効利用ができ、また端子ノイズ等による電源
電圧検知回路８の誤動作の心配も解消される。
（７）発明の詳細
な説明した如く本発明によれば、簡易な手段によって動
作保証ができない不明瞭な領域を完全になくすことがで
き、システムの信頼性を向上させることができる。特に
、１チツプ・マイクロ・コンピュータ等では１本来備え
ている機能・信号等を流用することができ、ハードウェ
ア（回路）の増加はほとんどないといってよい。
作保証ができない不明瞭な領域を完全になくすことがで
き、システムの信頼性を向上させることができる。特に
、１チツプ・マイクロ・コンピュータ等では１本来備え
ている機能・信号等を流用することができ、ハードウェ
ア（回路）の増加はほとんどないといってよい。
第１図は従来方式の問題点説明図、第２図は本発明の一
実施例構成、第３図は本発明の他の一実施例構成を示す
。 図中、１は集積回路、２は動作機能部、７はアンド論理
部、８は電源電圧検知回路、９はテスト・モード信号端
子、１０はテスト用フリップ・フロップを表わす。 特許出願人 富士通株式会社
実施例構成、第３図は本発明の他の一実施例構成を示す
。 図中、１は集積回路、２は動作機能部、７はアンド論理
部、８は電源電圧検知回路、９はテスト・モード信号端
子、１０はテスト用フリップ・フロップを表わす。 特許出願人 富士通株式会社
Claims (1)
- 集積回路中に電源電圧検知回路をそなえ、当該圧を検知
したときに自動的にシステムにリセットをかける回路に
おいて、当該集積回路の端子への外部からの設定信号に
より、上記電源電圧検知回路によるリセット信号の出力
を抑止する手段を設け、当該システムの試験時における
異常電圧検知時のシステム・リセットを抑止するように
したととを特徴とする集積回路の電源電圧検知リセット
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113308A JPS593646A (ja) | 1982-06-30 | 1982-06-30 | 集積回路の電源電圧検知リセツト方式 |
| EP83303140A EP0096531B1 (en) | 1982-06-09 | 1983-06-01 | One-chip semiconductor device incorporating a power-supply-potential detecting circuit with reset function |
| DE8383303140T DE3373759D1 (en) | 1982-06-09 | 1983-06-01 | One-chip semiconductor device incorporating a power-supply-potential detecting circuit with reset function |
| IE1358/83A IE54444B1 (en) | 1982-06-09 | 1983-06-09 | One-chip semicunductor device incorporating a power-seuuply-potential detecting circuit with reset function |
| US06/502,591 US4551841A (en) | 1982-06-09 | 1983-06-09 | One-chip semiconductor device incorporating a power-supply-potential detecting circuit with reset function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113308A JPS593646A (ja) | 1982-06-30 | 1982-06-30 | 集積回路の電源電圧検知リセツト方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS593646A true JPS593646A (ja) | 1984-01-10 |
| JPH0411893B2 JPH0411893B2 (ja) | 1992-03-02 |
Family
ID=14608937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57113308A Granted JPS593646A (ja) | 1982-06-09 | 1982-06-30 | 集積回路の電源電圧検知リセツト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593646A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61112427U (ja) * | 1984-12-20 | 1986-07-16 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4932555A (ja) * | 1972-07-22 | 1974-03-25 |
-
1982
- 1982-06-30 JP JP57113308A patent/JPS593646A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4932555A (ja) * | 1972-07-22 | 1974-03-25 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61112427U (ja) * | 1984-12-20 | 1986-07-16 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0411893B2 (ja) | 1992-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6076172A (en) | Monitoting system for electronic control unit | |
| US4945540A (en) | Gate circuit for bus signal lines | |
| US5144627A (en) | Test mode switching system for lsi | |
| JP4162902B2 (ja) | コンパレータの異常検出装置 | |
| JPS593646A (ja) | 集積回路の電源電圧検知リセツト方式 | |
| US7080280B2 (en) | Power failure sensing device and a card reader having a power failure sensing device | |
| US20170103804A1 (en) | Nonvolatile memory device | |
| JPS5911452A (ja) | パリテイチエツク回路の試験方式 | |
| JP5909423B2 (ja) | 半導体装置 | |
| JPH02135589A (ja) | Ｉｃカードシステム | |
| JPH0117181B2 (ja) | ||
| JP2725680B2 (ja) | バス異常検出回路 | |
| JP3757407B2 (ja) | 制御装置 | |
| JPH0421993A (ja) | 記憶装置 | |
| JPH03256108A (ja) | デジタルシステムのリセット回路 | |
| JPH0535368A (ja) | リセツト回路 | |
| JPS63123147A (ja) | 記憶装置のチエツク回路 | |
| JPH04252344A (ja) | コンピュータシステム | |
| JP2002278800A (ja) | 監視装置およびその方法 | |
| JPS6378212A (ja) | 半導体装置 | |
| JPS63292342A (ja) | エラ−検出回路 | |
| JPH09190387A (ja) | 情報処理装置及びその主記憶装置 | |
| JPH05335951A (ja) | Ｄ／ａ変換装置 | |
| JPH03292539A (ja) | Ｍｐｕ搭載プリント板の障害試験方式 | |
| JPS6323598B2 (ja) |