JPS593611A - 共有dasdシステムにおけるiplリトライ処理方式 - Google Patents

共有dasdシステムにおけるiplリトライ処理方式

Info

Publication number
JPS593611A
JPS593611A JP57113329A JP11332982A JPS593611A JP S593611 A JPS593611 A JP S593611A JP 57113329 A JP57113329 A JP 57113329A JP 11332982 A JP11332982 A JP 11332982A JP S593611 A JPS593611 A JP S593611A
Authority
JP
Japan
Prior art keywords
ipl
retry
input
sense
activated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57113329A
Other languages
English (en)
Other versions
JPS6218070B2 (ja
Inventor
Toshio Saito
利夫 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57113329A priority Critical patent/JPS593611A/ja
Publication of JPS593611A publication Critical patent/JPS593611A/ja
Publication of JPS6218070B2 publication Critical patent/JPS6218070B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/351Pulse width modulation being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)  発明の技術分野 本発明は共有DASDシステムにおける■PLリトライ
処理方式、特に、複数の処理装置に共有される直接アク
−t=ニス置(DA 8D : DLrtct Acc
essS torage D evirce )にマウ
ントされたシステム常駐ボリュームからのイニシャル・
プロクラム・ロード(I P L : I rLLtL
al Program LoacL )処理が失敗した
場合に、所定の時間経過後に再度リトライするとともに
、センス情報を保持したよりな■PLエラーのときには
、センスコマンド実行部 システムにおける■PLリトライ処理方式に関するもの
である。
(2)  技術の背景と問題点 入出力資源の有効利用のために、例えば磁気ディスク装
置などの直接アクセス装置を複数のシステムが共有する
いわゆる共有DA8Dシステムが用いられている。
第1図は共有DASDシステムの構成例を示す。
図中、1−1および1−2は中央処理装置、2はサービ
ス・プロセッサ(svp)、3はサービス・プロセッサ
2用のディスプレイ装置、4はサービス・プロセッサ2
用の記憶装置、5はサービス・プロセッサ2用のフロッ
ピー・ディスク装置、6−1ないし6−4はチャイ・ル
装置、7はディスク制御装置、8−1および8−2は磁
気ディスク装置を表わす。
CPU1−1とCPU 1−2とは、それぞれ独立した
プロセッサであり、各々の主記憶装置の命令をフェッチ
して実行する装置である。CPU1−1はチャネル装置
6−2およびディスク制御装置7を経由して、磁気ディ
スク装置8−1等にアクセスすることが可能であシ、C
PU1−2はチャネル装置6−3およびディスク制御装
置7を経由して、同じ磁気ディスク装置8−1等にアク
セスすることができる。すなわち、磁気ディスク装置8
−1〜8−2は、CPU1−1 のシステムとCPU 
1−2のシステムとの複数のシステムに共有されて使用
されている。
サービス・プロセッサ2は、ディスプレイ装置3、記憶
装置4、フロッピー・ディスク装置5等を用いて、CP
U1−1のシステムの監視、操作、制御を一括して行う
ものである。特にCPU 1−1のシステムのIPL処
理は、サービス・プロセッサ2のIPL処理部10が実
行する。
システムの運転開始にあたっては、先ずシステムの各種
状態の初期設定を行う必要がある。CPU1−1は、主
記憶上の命令を逐次フェッチしては実行するが、特に最
初にその実行すべき命令を主記憶上にローディングする
必要がある。このローディングが上記IPLであり、磁
気ディスク装置等の直接アクセス装置にマウントさねた
特定のシステム常駐ボリュームから行われる。このIP
Lの対象となるシステム常駐ボリュームが、例えば磁気
ディスク装置8−1のような共有DASDである場合、
従来、次のような問題があった。
従来、IPL処理部10は、指定されたl l) L機
番からIPLを実施して失敗した場合、直ちにエラー終
了するようにされていた。しカシ、第1図図示のような
構成の場合には、CPU1−2の属するシステムからの
磁気ディスク装置8−1または8−2等に対するアクセ
スのために、一時的なビジー状態が有り得る。従って、
−回だけでIPL失敗とするのは妥当ではない。また、
ハード障害であっても、必ずしも永久的な国定障害とは
限らず、ノイズ等による間欠的障害である場合もある。
このような場合には、再試行によって回復する可能性が
ある。
また、指定されたIPL機番のパスやデバイスに実際に
障害があった場合に、ディスク制御装置7にそのセンス
情報を保持した状態になる。従って、そのまま放置して
おくと、CPU1−2側のシステムからのアクセスに対
しては、すべてCPUBusyを報告し異常終了させる
ので、他系システムのアクセスが不可能になるという問
題があった。
(8)  発明の目的と構成 本発明は上記問題点の解決を図り、適轟なリトライによ
って救済できる機会を増やすとともに、他系システムか
らのアクセスに対して害を及ぼさないようにすることを
目的としてい゛る。そのため、本発明の共有I) A 
S I)システムにおけるI P Lリトライ処理方式
は、複数の処理装置に共有される直接アクセス装置上の
システム常駐ボリュームをそなえ、該システム常駐ボリ
ュームからIPLを行うデータ処理システムの始動処理
力式において、IPLの入出力命令が異常終了した場合
に所定の回数の再試行を指示するりトライ指示部をそな
える゛とともに、異常終了の原因がビジー状態の検出で
ある場合に所定時間上記リトライ指示部の起動を遅延さ
せる遅延処理部と、IPLの入出力命令の実行がセンス
情報を保持する異常終了をした場合にセンスコマンドを
発行するセンスコマンド実行部とをそなえたことを特徴
としている。以下図面を参照しつつ説明する。
(4)  発明の実施例 第2図は本発明の一実施例構成を示す。
図中、符号1−1ないし10は第1図に対応し、11は
IPI、実行部、12はビジー状態検出部、13は遅延
処理部、14はセンスコマンド実行部、l5はリトライ
指示部を表わす。
磁気ディスク装置8−1は、他システムと共有されるI
IA8Dであって、システム常駐ボリュームであり、第
0シリンダ、第0トラツクには、IPLレコードが設け
られている。このIPLレコードには、CPUl−1で
動作するオペレーション・システムの核を主記憶上にロ
ーディングするためのプログラムが格納されておp、I
PLの操作によって、最初に主記憶装置に読み出される
ようになっている。
サービス・プロセッサ2に対するlPL指示によって、
IPL処理部lOが起動される。IPI。
処理部10it、最初にIPI、実行部11に制御を渡
す。IPL実行部11は指定された125機番すなわち
チャネル装置6−2、ディスク制御装置7、磁気ディス
ク装置8−1に関連づけられたアドレスを指定して、上
記IPLレコードを読み上げる入出力命令を発行する。
この結果はプログラム状態語(PSWIに設けられた条
件コード(Ct:)に反映される。条件コードが「00
」であれば、入出力動作が正常に開始され、チャネル装
置6−2等はオペレーションを続行していることを意味
する。そして、入出力動作の処理が正常に終了したなら
ば、IPL処理部10の処理を終了し、C’PU1−1
に制御を移行する。条件コードが「00」でなかったり
、入出力の完了通知で異常が報告されたならば、IPI
、実行部11は、ビジー状態検出部12を起動する。
ビジー状態検出部12は、上記条件コードおよび主記憶
上のハードウェア固定領域であるチャネル状態語(CS
W)を参照することにより、異常の原因が、他系のシス
テムがディスク制御装置7または磁気ディスク装置8−
1を使用中であったことによるかどうかを調べる。他系
のシステムが使用中であったため、アクセスできなかっ
た場合には、遅延処理部13を起動する。また、実際の
障害が発生して異常となり、ディスク制御装置7が異常
の原因を示す詳細情報であるセンス情報を保持した状態
と々つた場合には、センスコマンド実行部14を起動す
る。
遅延処理部13は、他系のシステムが磁気ディスク装置
8−1等の使用を解除するのを待つために、例えば内部
タイマの設定により、または、サービス・プロセッサ2
の実行命令を所定の回数だけ空ループさせることによっ
て、リトライタイムの遅延時間を設ける。なお、この遅
延時間は、毎回固定化すると他系システムからのアクセ
スと同期がとられてし壕うケースがあるので、リトライ
毎に変化させることが望ましい。遅延処理部13は所定
の遅延時間が経過した後にリトライ指示部15に制御を
移す。
センスコマンド実行部14は、センス(8arLse)
コマンドのチャネル・コーマンド・ワード(CCW)を
作成して、発行する。このセンスコマンドの発行によっ
て、ディスク制御装置7が保持していたセンス情報、す
なわち、最後に行われた入出力動作で発見された異常状
態とステータスに関する情報が指定されたデータアドレ
スに転送される9この転送によって、ディスク制御装置
7のセンス情報保持の状態が解除され、他系システムか
らの磁気ディスク装置8−1等に対するアクセスは可能
となる。なお、センスコマンドの発行によって得られた
エラー情報は、必要に応じて、サービス・プロセッサ2
のフロッピー・ディスク装置5に記録する。上記処理終
了後にIJ )ライ指示部15に制御を渡す。
リトライ指示部15は、内部のカウンタによって、予め
指定された回数のIPI、の再試行が終了したかどうか
を判定する。まだ終了していない場合には、内部のカウ
ンタをカウント・アン7’L、再度IPL実行部11に
制御を戻す0iPL、実行部llは同様に上記IPL処
理を繰り返すこととなる。他系のシステムからの使用が
終了している場合、または先の障害が永久的なものでは
なく間欠的なものであった場合等には、リトライによっ
て正常終了することとなる。なお異常である場合には、
さらにリトライ指示部15によってリトライの指示がな
され、所定の回数のりトライが終了したならば、回復で
きないエラーが発生したとして異常終了する0 (6)  発明の詳細 な説明した如く本発明によれば、共有DA8DからのI
PL処理が、他系のシステムが使用中であるという理由
によって異常終了することを防ぐことができる。また、
実際に障害があった場合に、ディスク制御装置のセンス
情報を刈り取って、センス情報保持の状態を解除するの
で、他系のシステムから共有DA8Dへのアクセスを禁
止することはない。
【図面の簡単な説明】
第1図は本発明の前提となる共有D A 81)システ
ムの構成例、第2図は本発明の一実施例構成を示す。 図中、1−.1および1−2は中央処理装置、2はサー
ビス・プロセfツサ、6−1ないし6−4はチャネル装
置、7はディスク制御装置、8−1および8−2は磁気
ディスク装置、10はIPL処理部、11はIPL実行
部、12はビジー状態検出部、13は遅延処理部、14
はセンスコマンド実行部、15はリトライ指示部を表わ
す。 特許出願人 富士通株式会社

Claims (1)

    【特許請求の範囲】
  1. 複数の処理装置に共有される直接アクセス装置上のシス
    テム常駐ボリュームをそなえ、該システム常駐ボリュー
    ムからIPLを行うデータ処理システムの始動処理方式
    において、IPLの入出力命令が異常終了した場合に所
    定の回数の再試行を指示するりトライ指示部をそなえる
    とともに、異常終了の原因がビジー状態の検出′である
    場合に所定時間上記リトライ指示部の起動を遅延させる
    遅延処理部と、IPLの入出力命令の実行がセンス情報
    を保持する異常終了をした場合にセンスコマンドを発行
    するセンスコマンド実行部とをそなえたことを特徴とす
    る共有DA8DシステムにおけるIPLリトライ処理方
    式。
JP57113329A 1982-06-30 1982-06-30 共有dasdシステムにおけるiplリトライ処理方式 Granted JPS593611A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57113329A JPS593611A (ja) 1982-06-30 1982-06-30 共有dasdシステムにおけるiplリトライ処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57113329A JPS593611A (ja) 1982-06-30 1982-06-30 共有dasdシステムにおけるiplリトライ処理方式

Publications (2)

Publication Number Publication Date
JPS593611A true JPS593611A (ja) 1984-01-10
JPS6218070B2 JPS6218070B2 (ja) 1987-04-21

Family

ID=14609477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57113329A Granted JPS593611A (ja) 1982-06-30 1982-06-30 共有dasdシステムにおけるiplリトライ処理方式

Country Status (1)

Country Link
JP (1) JPS593611A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61109307A (ja) * 1984-11-02 1986-05-27 ボ−ズ・コ−ポレ−シヨン 周波数安定2状態変調システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61109307A (ja) * 1984-11-02 1986-05-27 ボ−ズ・コ−ポレ−シヨン 周波数安定2状態変調システム
JP2739904B2 (ja) * 1984-11-02 1998-04-15 ボーズ・コーポレーション 周波数安定2状態変調システム

Also Published As

Publication number Publication date
JPS6218070B2 (ja) 1987-04-21

Similar Documents

Publication Publication Date Title
US5815651A (en) Method and apparatus for CPU failure recovery in symmetric multi-processing systems
US5802345A (en) Computer system with a reduced number of command end interrupts from auxiliary memory unit and method of reducing the number of command end interrupts
US6574755B1 (en) Method and processing fault on SCSI bus
JPH0394321A (ja) アクセス制御方法
JPH01269151A (ja) 多重プロセツサシステム試験方法
JPH0679307B2 (ja) コプロセッサの並行動作制御方式
JPS593611A (ja) 共有dasdシステムにおけるiplリトライ処理方式
JPH0814797B2 (ja) 二重化処理装置におけるチェック方法
JPH02130666A (ja) マルチプロセッサシステムのシステム再構成方式
JP3161444B2 (ja) 障害ロギングシステム、方法およびプログラムを記憶した記憶媒体
JPS628831B2 (ja)
JPS593610A (ja) Iplリトライ処理方式
JP2755103B2 (ja) 記憶装置のアクセス方法
JP3334174B2 (ja) 障害処理検証装置
JPH0126103B2 (ja)
JPH0648453B2 (ja) 周辺装置初期化制御方式
JPH0553934A (ja) バスライン監視方式
JP3190694B2 (ja) ローカルメモリの診断方式
JP2859396B2 (ja) データ処理システム
JPS6217877Y2 (ja)
JPH0149975B2 (ja)
JPS59119451A (ja) 電子計算機システムの診断方式
JPS62281050A (ja) マルチプロセツサシステム
JPS6316777B2 (ja)
JPS62192824A (ja) 処理装置アクセス方式