JPS5934659A

JPS5934659A - 固体撮像装置

Info

Publication number: JPS5934659A
Application number: JP57144465A
Authority: JP
Inventors: Koichi Sekine; 弘一関根
Original assignee: Toshiba Corp; Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1982-08-20
Filing date: 1982-08-20
Publication date: 1984-02-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は固体撮像装置に係り、特に画像欠陥補正が可能
なＣＯＤ　（電荷結合素子）センサに関する。

〔発明の技術的背景〕

第１図は従来のＣＣＤラインセンサを示すもので、−導
電型半導体上に２イン状に複数個の画素ＩＩ〜１６が配
置され、この画素列に並行して電荷転送制御用のシフト
ダート２およびＣＣＤシフトレジスタ３が順に設けられ
、このＣＣＤシフトレジスタ３のシリアル出力（信号電
荷）を電圧出力に変換する出力回路４が設けられている
。

而して、画素１１〜１６にて入力光学ツクターンが信号
電荷パターンに変換され、この信号電荷／？ターンはシ
フトダート２下を通シ、ＣＣＤシフトレジスタ３に転送
され、ＣＣＤシフトレジスタ３中の信号電荷はたとえば
２相クロツクφｌ。

φ２により出力回路４に送られ、ここで信号電圧に変換
されて読み出される。

なお、第１図は簡略化のために１ラインに６個の画素を
示しているが、たとえばファクシミリ用のラインセンサ
の画素数は１０００〜２０００である。

ところで、ラインセンサの重要な特性の１つに感度均一
性があシ、上記したような］ラインにおける１０００〜
２０００個の画素のうち感度が規格外の不良画素により
、いわゆる白傷あるいは黒傷と呼ばれる画像欠陥が発生
ずる。この画像欠陥は、通常１〜数ビツトであるが、発
生確率はポアンン分布にしたがって、１ビツトが最も多
い。

このような画像欠陥を補正するため、従来は画像欠陥の
画素の番地を予めＦＲＯＭ　（プログラマブルリードオ
ンリーメモリ）等に記憶させておき、このＦＲＯＭの内
容に基いて画像欠陥画素番地における画像欠陥ビットの
情報を１番地前の正常ビットの情報で補なうように制御
していた。

〔背景技術の問題点〕

しかし、上述したように２インセンサの画像欠陥画素番
地記憶用のＦＲＯＭをラインセンサの外部回路として必
要とし、かつその書き込みに手数を必要とするので、価
格が高くなる欠点があった。址だ、ＦＲＯＭの内容に基
いて、画像欠陥ビットの情報を読出さずに］つ前の正常
ビットの情報で置き換えるように制御するだめの信号処
理回路を心火とし、この回路が複雑になるので、やはり
価格が高くなる欠点があった。

〔発明の目的〕

本発明は上記の事情に鑑みてなされたもので、外部のＦ
ＲＯＭを必要とせず、周辺回路の複雑化とか画質の劣化
をまねくことなくオンチップで画像欠陥補正が可能とな
り、高歩留９を達成でき、安価に実施可能な固体撮像装
置を提供するものである。

〔発明の（ＳＬ要〕

すなわち、本発明は、入力光学パターンを信号電荷パタ
ーンに変換する複数の画素と、これらの画素に各対応し
て設けられ各対応する画素の信号電荷の転送を制御する
複数のシフトゲートと、これらのシフトゲート下を経て
転送電極下に転送されでくる信号電荷を順次転送するＣ
ＯＤ　（％ａ；荷結合素子）ンフトレ・ソスタと、との
ＣＣＤシフトレソレジスタ転送されてきた信号電荷を電
圧に変換して外部に出力する出力回路とを具備する固体
撮像装置において、画像欠陥補正に対応するシフトゲー
ト以外のシフトゲ８−トにシフトパルスを印加して正常
面；（６の信号電荷を転送させるダート制御手段と、こ
のケ゛−ト制御手段による制御に基いて信号電荷が転送
された前記ＣＣＤシフトレ・ノスタにふ・ける所定位置
の転送電極下の信号電荷を上記転送電極よシ出力側にあ
る画像欠陥画素数に対応して欠落したビット数だけ転送
させて連続した信号電荷列とし、次いでこの信号電荷列
を読み出す駆動手段とを具備することを特徴とするもの
である。

したがって、外部回路としてＦＲＯＭを必要とせず、こ
のＦＲＯＭの内容に基いて画像読出しビットを補正する
複雑な処理を必要とせず、オンチップでしかも周辺回路
の複雑化を゛まねくことなく画像欠陥補正が可能になシ
、固体撮像装置を安価に実現可能である。

〔発明の実施例〕

以下、図面を参照して本発明の一実施例を詳細に説明す
る。

第２図は半導体基板上に形成されたＣＣＤラインセンセ
ンサすもので、１１〜１６は画素、３はたとえば２相の
ＣＯＤシフトレジスタであって、第１相用の転送電極３
１１〜３１６および第２相用の転送電極３２１〜３２６
の各電極がシフト方向に交互に配置されている。２１〜
２６は前記画素１１〜１６に対応してＣＣＤレジスタ３
との間に設けられ、シフトパルスＳＨもしくはＳＨ’に
基いて画素１１〜１６からＣＣＤシフトレジスタ３への
信号電荷の転送を制御するシフトゲートである。４はＣ
ＣＤシフトレジスタ３からの信号電荷を電圧に変換して
外部に出力する出力回路である。５は過剰電荷の吸収を
行なうオーツ々−フロードレイン（ＯＦＤ　）、６は画
素１１〜１６と上記ＯＦＤ　５との間に設けられ、画素
１１〜１６からＯＥ’Ｄ　、５への過剰電荷の転送を制
御するオーバーフローコントロールゲート（０ＦＣＧ　
’）　テｈル。

なお、前記シフトダート２１〜２６は、画素１１〜１６
に各対して隣接すると共にＣＣＤシフトレジスタ３の第
１相用の転送電極３１□〜３１６に各対応して隣接して
いる。そして１．シフトゲート２１〜２６はそれぞれシ
フトパルス配線７に接続され、このシフトパルス配置ｄ
　７　（Ｄ　両端ｔｒｉ対応してシフトパルス供給端子
８，８′に接続されている。また、ＣＣＤシフトレジス
タ３の第１相用の転送電極３１１〜３１ｇはそれぞれ第
１相クロツクφ！９に接続され、この配線９の両端は対
応して第１相クロツク供給端子１０゜１０’に接続され
ている。同様に、ＣＣＤシフトレジスタ３の第２相用の
転送電極３２１〜３２６はそれぞれ第２相用クロツク配
線１）に接続され、この配線１１の両端は対応して第２
相クロツク供給端子１２　、１２’に接続されている。

そして、前記シフトパルス供給端子８，８′は各対応し
てシフトパルスＳＨ，ＳＨ’が必要に応じて印加され、
前記第１相り四ツク供給端子１０　、１０’は各対応し
て第１相クロツクφ！　。

φｌ′が必要に応じて印加され、前記第２相クロツク供
給端子１２　、１２’のいずれ一方に第２相クロツクφ
２が印加される。

上記ジインセンサにおいて、画像欠陥がない場合には、
画像読出しに腺してシフトパルス供給端子８（あるいは
８′）、第１相クロツク供給端子１０（あるいは１０’
）　、第２相クロツク端子１２（あるいは１２）に、第
３図に丞すようなタイミングで各対応するパルスが印加
される。

（−Ｌ、［、シフトクゝ−トハルスｓ　ｎ　ｙ＞：ハイ
レベルのとぎ、シントケ°　ｈ２ｘ〜２６下を通シ画素
１１〜１６から信号電荷がＣＣＤシフトレジスタ３へ転
送される。そして、ＣＣＤシフトレジスタ３の信号電荷
は、２相のクロックパルスφ１　。

φ２により出力回路４へＪＷｉ次転送される。

これに対して、第２図のジインセンサに画像欠陥がある
３５合には、ウェハ段階で欠陥を検出した後に次に述べ
るような処置を施す。たとえば画素１４に画像欠陥かり
ると、第２図に破線のＸ印で示すように、画素１４に瞬
接するシフトダート２４とシフトパルス配線７との間の
接続を切断してシフトダート２４をフローティング状態
にすると共に、上記シフトダート２４に隣接するＣＣＤ
シフトレジスタ３の第１相用の転送電極３１４とこれに
隣接する出力側（後段側）の第１相用の転送電極３１３
との間の接続を切断する。

このように、シフトパルス配線７の一部を切断すること
によシ、画像欠陥画素１４に対応するシフトゲート２４
以外のシフトゲート２ｓ〜２３および２５．２６にシア
トノやルス供給端子８．８′からシフト・母ルス配線７
を通してシフトパルスＳＨ，ＳＨ’を供給することが可
能になる。これによって、画像欠陥ビットの信号電荷は
ＣＣＤシフトレジスタ３へ転送せず、正常ビットの信号
電荷のみをＣＣＤシフトレジスタ３へ転送することが可
能になる。また前述したように第１相クロツク配線９の
一部を切断することによシ、第１相用の転送電極３１１
〜３１６のうち前記転送電極Ｊ１４よシ前段側と後段側
とを独立に駆動することが可能になる。すなわち、前記
転送電極３１４より前段側の転送電極３１１〜３１３に
は第１相クロツク供給端子１０から第１相用クロツク配
線９を通して第１相クロツクφ１を供給可能となり、前
記転送電極３１４よシ後段側の転送電極Ｊ１５１３１６
には第１相クロツク供給端子１０′から第１相用クロツ
ク配線９を通して第１相クロツクφ１′を供給可能とな
る。

上述したように、切断処置が施されたラインセンサに第
４図に示すようなタイミングでシフ）　’ｒ”　　）　
ノｅルスＳＨ，ＳＨ，ｉｌ相クロックツ（ルスφ１　、
φｌ′、第２相クロックｚｌ、ｎ、スφ２を印加して画
像読出しを行なう。すなわち、先ず、シフ１１−”−）
パルスＳ　Ｈ、Ｓ　Ｈ’ｔ−ノーイレペルにして、正常
な画素１１〜１３　．１５　　＋１６からＣＣＤシフト
レジスタ３の第１相の転送電極３１１〜３１３　ｐ　３
Ｉｓ　＋３１６下へ信号電荷を転送させる。

次に、画像欠陥画素１４に対応する第１相の転送電極３
１４よシ後段側の転送電極３１１〜３１３に印加する第
１相クロツクツ卆ルスφｌをノ・イレペルに保ったまま
で、これより前段側の第１相用の転送電極３１５＋Ｊ１
６に第１相クロツク・ぐルスφｌ′を１個印加し、次い
で第２相用の転送電極３２１〜３２６に第２相クロツク
・ぐルスφ２を１個印加する。これによって、第１相用
の転送電極３１１〜３１Ｈ下の信号電荷は転送されない
でそのまま留まったままであるが、転送電極３Ｉ４より
前段側の正常画素ｌ５ｒ１６に対応する第１相の転送電
極３１５Ｔ３１６下の信号電荷はこれに隣接する後段側
の第２相用の転送電極３２４７３２５下へ転送され、さ
らにこれに隣接する後段側の第１相用の転送電極３１４
　ｒ　３１５下へ転送される。

すなわち、画像欠陥ビットより前段側の正常ビットから
の信号電荷が１ビツト分だけＣＣＤＣＣシフトレジスタ
３内送されて画像欠陥ビットより後段側の正常ビットか
らの信号電荷と連続した信号電荷列が得られる。

そして、次に第１相クロツク・やルスφ１．φ１′を同
じとし、５第】相クロックパルスφ１　、φ！′および
第２相クロツクパルスφ２によりＣＣＤシフトレジスタ
３を通常通シ２相駆動すると、出力回路４より正常画素
１１〜Ｉｓ　　ｐｉ５　ｐ１６に対応する信号が順次読
み出され、画像欠陥信号のない画素信ぢ読出しが実現さ
れる。この場合、画像欠陥画素１４にて蓄積された電荷
は、ＣＣＤシフトレジスタ３へ転送されないので画素１
４への光入射時間の経過と共に徐々に増大するが、過＊
Ｊｆｆｉ荷は０ＦＣＧ　６を通シｏＦＤ５へ捨てられる
。

上述したようなラインセンサにおいては、シフト・”ル
ス配線７の両端からシフトパルスＳＩ（。

ＳＨ’を印加可能とし、また第１相クロツク配線９の両
端から第１相クロツクパルスφｌ　、φｌ′を印加可能
としておき、発生の確率が最も高い１ビツトの画像欠陥
画素の存在に対して前記配線７，９の一部を切断し、正
常画素に対応するシフトダートにシフトパルスを印加す
るデート制御およびＣＣＤシフトレジスタ３の前述した
ような駆動を行なうことによって１．ラインセンサのチ
ソグ上で画像欠陥画素の信号を外部に読み出さないよう
に補正することが可能である。このような補正を行なう
ために必要なラインセンサのチップサイズの増大は無視
できる程度に小さく、また周辺回路としてはパルスを供
給する回路が多少増えるだけであり、しかも良品のライ
ンセンサおよび画像欠陥補正を必をとするラインセンサ
も共通の回路Ｗより１嘔動可能である。

したがって、従来例のように外部回路として必要なＦＲ
ＯＭに画像欠陥画素番地をはき込んでおき、その内容に
基いて画像欠陥ビットの情報を正常ビットの情報で置換
する画像欠陥補正回路を特別に設けることに比べて、本
実施例によればシステム構成が簡単であり、補正機能付
きラインセンナを安価に実現可能である。なお、本実施
例では、画像欠陥画素数（１個）だけ信号画素数が減じ
ているが、この減少分は全体の画素数がたとえば１００
０個の場合にＯ，１％であり、無視し得る。

なお、本発明は上記実施例に限られるものでなく、種々
の変形実施が可能である。たとえば過剰電荷の吸収を行
なうために設けたＯＦＤ　５　。

０ＦＣＧ　６を省略してもよい。この場合、画像欠陥画
素の電荷は前述と同様に他の正常画素の電荷とは異な多
周期的に読み出されないので徐々に蓄積されていくか、
過剰電荷が隣接画素へ漏れ出すよシも前に画像欠陥画素
に対応するシフ）ｒ−）を通りＣＣＤシフトレジスタ３
へ流れ込むようにすると、１回の画素信号側の読み出し
の際には過剰電荷が各画素信号に同じ割合で漏れ込むの
で、画質の劣化は問題ない。

また、上記実施例では１ビツトの画像欠陥しか補正でき
ないが、本発明は２ビツト以上の画素欠陥に対しても有
効な変形実施が可能である。

たとえば第５図に示すように、ＣＣＤシフトレジスタ３
のたとえば中央で区分し、前段側ブロックＡの第１相川
の転送電極３１１〜Ｊ１！および後段側ブロックＢの第
１相用の転送電極３１４〜３１６に別々のＭ１相クロッ
ク配線２１．２２を接続し、上記配線２１の両端から第
１相クロツク・やルスφＩＡＰφＩ　Ａ’を印加可能と
し、前記配線２２０両端から第１相クロツク・ぐルスφ
ＩＢ＋７　′ φＩＢを印加可能としておく。まだ、シフトケ゛２、〜
２６はそれぞれ共通のシフト・ぐルス配線７から各別に
シフトパルスＳ　ＨあるいはＳＩｆを印加できるように
接続しておく。その他は第２図と同様であシ、同−特上
・にて示ず７．このようにしておけば、上記各ブロック
Ａ、Ｈに対応して１個づつ画像欠陥画素（たとえば７２
１１５の計２個）が存在した場合、第４図に破線のＸ印
で示すように、画像欠陥画素１２　．１５に対応スるシ
フトダー）２２１２５　とシフトパルス配線７との間の
接続を切断し、後段側ブロックＡの第１相用の転送電極
３１２とこれよシ後段側の第１相クロツク配線２１との
間の接続を切断し、前段側ブロックＢの第］相用の転送
電極３□５とこれよシ後段側の第１相クロツク配線２２
との間の接続を切断する。そして、第６区に示すように
、シフトノぐルスＳ　Ｉ（、Ｓ　Ｉｔが）翫イレベルの
ときに正常な画素からＣＣＤシフトレジスタ３へ信号電
荷を転送し、このうち後段側ブロック人の転送電極３１
２よシ後段側の第１相クロツク配線２ノに印加する第１
相クロツク／４’ルスφＩＡはハイレベルとしたままで
、上記転送電極３１２より前段側の第１相クロツク配線
２１には１個の第１Ａ目クロツク・ぐルスφｌＡ′を印
加し、前段側ブロックＢの転送電極３１５よシ後段側の
第１相クロツク配線１１２２には１個の第１相クロツク
パルスφＩＢを印加し、上記転送電極３１５よシ前段側
の第１相クロツク配線２２には２個の第１相クロツク・
？ルスφＩ　Ｂ’を印加する。まだ、第２相クロツクパ
ルスφ２は２個印加する。これによって、転送電極３□
５の後段から転送電極３１２段までの各段では信号電荷
が１ビツト転送され、最前段から転送電極３１２段まで
の各段では信号電荷が２ビツト転送され、１個の連続し
だイｄ号電荷列が得られる。こののち、第１相クロツク
パルスφＩＡＩφｌＡ′、φＩＢＩφｌ　Ｂ’を同じと
し、第２相クロツクパルスψ２　と共にＣＣＤシフトレ
ジスタ３を通常通シ２相で駆動する。なお、第５図のラ
インセンサにおいて、画像欠陥画素がない場合には、第
１相クロツク配線２１に第３図のφｌ　と同様の波形で
ｐ’＝’ｒ　］　Ａ’Ｄクロック・ンルスφｍＡ（ある
いはφｌＡ′）を印加し、第１相クロ。

り配線２２にも上記φ１と同様の波形で第１相クロツク
・ぐルスφＩＢ（あるいはφｌＢ′）を印加し、第２相
クロツク／ぐルスφ２と共にＣＣＤシフトレジスタ３を
２相で駆動する。また、第５図のラインセンサにおいて
、画像欠陥画素が１個のみたとえば１５が存在する場合
には、対応するシフトｙ’　　ｌ”　２　、とシフト・
ぞルス配線７との間の接続を切断し、同じく対応する第
１相用の転送電極３１５とこれよシ後段側の第１相クロ
。

り配線２１との間の接続を切断し、正常画素の電荷をＣ
ＣＤシフトレジスタ３へ転送し、転送電極３１５よシ後
段側の転送電極３＋ｘ〜・３１４の印加パルスをハイレ
ベルにしたままで、上記転送電極３１５とその前段側の
転送電極３１６に第１相クロツクパルスφＩ　Ｂ’を１
個印加すればよい。

なお、第５図のラインセンサは、画素列を２ブロツクに
区分した場合に各グｌ−Ｊ　、りに１個づつ画像欠陥画
素があっても補正可能である例を示したが、本発明は補
正すべき画素数分の第１相クロツク配線を設けておけば
、任意の位置の画像欠陥を補正可能な如く変形実施でき
る。たとえば第７図に示すように、ＣＣＤシフトレジス
タ３の第１相用の各転送電極３１１〜３Ｉ６に対応して
接続される列方向配線３０１〜３０６と３本の第１相ク
ロツク配線３１〜３３とをマトリクス状に配線し、各交
点部に短絡用配線３４を設けておく。１１は第２相クロ
ツク配線でち広ＣＣＤシフトレジスタ３の第２相用の各
転送電極３２１〜３２６に接続されており、その他の第
５図と同様部分は同一符号にて示す。上記ラインセンサ
において、画像欠陥画素がない場合には、３本の第１相
クロツク配線３１〜３３のいずれか１本に第３図に示し
たような第１相クロツク・やルスφ１を印加し、第２相
クロツク配線１１に第２相クロツク・ぐルスφ２を印加
し、通常の２相駆動を行なう。これに対して、上記ライ
ンセンサにおいて２個の画像欠陥画素（たとえば１２１
１５）が存在する場合、第７図に破線のＸ印で示すよう
に、上記画％１２ｒ１５に対応する第１相用の転送電極
３１２＋Ｊ１５のうち、後段側の転送電極Ｊ１２に接続
された列方向配線３０２を含む前段側の列方向配線３０
２〜３０６と第１相クロツク配線３１との間の短絡用配
線３４をたとえばレーザ光によシ切断し、前段側の転送
電極３１５に接続された列方向８１′、線３０５より後
段側の列方向配線３０１〜３０４と第１相クロツク配線
３３との間の短絡用配線３４を切断し、上記列方向配線
３０５を含む前段側の列方向配線３０．．３０．と第１
相り「ノック配線３２との間の短絡用配線３４を切断し
、前記列方向配線３０２よシ後段４１Ｊの列方向配線３
０゜と第１相クロツク配線３２との間の短絡用配線３４
を切断する。そして、第１４目りｒノ、り配線３１．３
２．３３に谷対応して第６図に示したようなタイミング
で第１相クロツクφＩＡＩφＩＡ′（あるいはφｘＢ）
ｐφＩＢ′を印加し、第２相クロツク配線１１に第２相
クロツノψ２をトθ加することによって、第５図のライ
ンセンナと同様な動作で画像欠陥補正が可能になる。そ
して、こののち通常の２相駆動を行なうようにクロック
・ぐルスを印加して正常な画素信号列を読み出すことが
可能になる。なお、上記場合に、画像欠陥画素１２．１
５に隣接するシフトダート２２゜２５にはシフトパルス
が印加されないように予め配線を切断しておくことは前
述と同様である。

なお、上述した各実施例においては、画像欠陥画素に対
応する第１相用の転送電極と第１相クロツク配線との間
の接続の切断位置として、」二記転送電極とそれより１
ビツト後段側の転送電極との間の配話（部分を選んだが
、これに限らず」二記転送電極とこれよシ１ビット前段
側の転送電栖との間の配線部分を切断してもよい。

また、上述した各実施例はラインセンサを示したが、本
発明はエリアセンサに対しても上記ラインセンサへの適
用に準じて適用することができる。

〔発明の効果〕

上述したように本発明の固体撮像装置によれば、周辺回
路の複雑化とか画質の劣化を壕ねくことなく画像欠陥補
正が可能で高歩留りを達成でき、安価に実現することが
できる。

【図面の簡単な説明】

第１図は従来のＣＣＤラインセンサを示す構成説明図、
第２図は本発明の固体撮像装置の一実施例に係るＣＣＤ
ラインセンサを簡略的に示す構成説明図、第３図は第２
図のラインセンサに画像欠陥画素がない場合の印加パル
スを示すタイミング図、第４図は第２図のラインセンサ
に１個の画像欠陥画素が存在する場合の印加パルスを示
すタイミング図、第５図は本発明の他の実施例に係るＣ
ＣＤライ／センサを簡略的に示す構成説明図、第６図は
第５図のラインセンサに２個の画像欠陥画素が存在する
場合の印加パルスを示すタイミング図、第７図は本発明
のさらに他の実施例に係るＣＣＤラインセンサを簡略的
に示す構成説明図である。１１〜１６・・・画素、２ｘ〜２６・・・シフトダート
、３・・・ＣＣＤシフトレジスタ、３１１〜３１６　。３２１〜３２６・・・転送電極、４・・・出力回路、７
・・・シフトパルス配線、９，１１，２１，２２，３１
゜３２．３３・・・クロック配線、ＳＨ，ＳＨ・・・シ
フトパルス、φｌ　、φ１′、φ亀、φ！、′、φＩｌ
ｌφＩＢ′、φ２・・・クロック・ぐルス。出願人代理人　　弁理士　鈴　江　武　彦第１図 φ】φ２第２図５Ｈ（ＳＨ’）　　Ｄツー−− φ２第４図ＳＨ。第５図 ψ φ φ２

Claims

【特許請求の範囲】

（１）入力光学パターンを信号電荷パターンに変換する
複数の画素と、これらの画素に各対応して設けられ各対
応する画素の信号電荷の転送を制御する複数のシフトケ
°−１・と、これらのシフトダート下を経て転送電極下
に転送されてくる信号電荷を順次転送するＣＣＤ　（電
荷結合素子）ゾフトレノスタと、とのＣＣＤシフトレジ
スタから転送されてきた信号電荷を電圧に変換して外部
に出力する出力回路とを具備する固体撮像装置において
、画像欠陥画素に対応するシフトダート以外のシフトダ
ートにシフトパルスを印加して正常画素の信号電荷を転
送させるケ゛−ト制御手段と、このケ゛−ト制御手段に
よる制御に基いて信号電荷が転送された前記ＣＣＤシフ
トレジスタにおける所定位置の転送電イむ下の信号電荷
を−に記転送電極より出力側にある画像欠陥画素数に対
応して欠落したビット数だけ転送させて連続した信号電
荷列とし、次いでこの信号電荷列を読み出す駆動手段と
を具備することを特徴とする固体撮像装置。
（２）前記ケ゛−１・制御手段は、各シフトダートにシ
フトノやルスを供給するためのシフトノにルス配線と画
像欠陥画素に対応するシフトゲートとの間の配線を切断
した状態で上記シフト・クルス配線にシフ）パルスを印
加し、前記駆動手段は画像欠陥画素に対応するＣＯＤシ
フトレジスタ内の転送電極とそれよシ１ビット吟り側の
転送電極との間のクロックパルス供給用配線を切断した
状態でこの切断された両側のクロック・ぐルス供給用配
線に別々に所定のクロック・セルスを印加することを特
徴とする特許１項記載の固体撮像装置。