JPS5933243B2 - 負荷駆動回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、テープレコーダ等に使用されるプランジャソ
レノイド、リレーコイル等の駆動に好適な負荷駆動回路
に関するものである。

ソレノイドは起動時に大きな電流を要求するが、起動後
はそれほど大きな電流を要求せず、保持電流のみを要求
する。

従つて消費電力の節減、発熱防止の観点から、起動後に
電流及び電圧を低減することが望ましい。このため、既
に第１図及び第２図に示すようなソレノイド駆動回路が
利用されている。まず第１図について述べると、入力端
子１にソレノイド駆動信号が付与されると、抵抗２と抵
抗３とから成るベース回路を介してトランジスタ４にベ
ース電流が供給され、これがオンになる。これにより、
第１の電源５、低電圧端子６、ダイオードＴｌソレノイ
ド８、トランジスタ４から成る回路が形成されるが、電
圧が低いためにソレノイドの起動は不可能である。ソレ
ノイド８を起動するためには、第２の電源９、高電圧端
子１０、ダイオード１１、トランジスタ１２の回路によ
つて高い電圧をソレノイド８に供給しなければならない
。前述したように入力端子１にソレノイド駆動信号が入
力されると、トランジスタ４がオンになるのみならず、
抵抗１３及び１４の次段に接続？れたトランジスタ１５
もオンになる。このため、直流電源端子１６、抵抗１７
、ダイオード１８、コンデンサ１９から成る回路でのコ
ンデンサ１９の充電は不可能になる。コンデンサ１９は
トランジスタ１５がオンになる前に予め充電されている
ので、抵抗２０と抵抗２１との次段のトランジスタ２２
をオンにすることができる。このため、トランジスタ２
２はコンデンサ１９の放電時定数で決定された時間だけ
オンになる。トランジスタ２２がオンになると、抵抗２
３と抵抗２４とから成るバイアス回路を有するトランジ
スタ２５がオンになり、抵抗２６を介してトランジスタ
１２にもベース電流が流れてこれがオンになる。この結
果ソレノイド８は起動する。コンデンサ１９の放電時定
数はソレノイド８の起動時間以上に設定？れて卦り、こ
の時間が過ぎると、トランジスタ１２はオフになり、ソ
レノイド８には第１の電源５によつて低い電圧が供給さ
れる。ところが、この回路ではトランジスタ１２のエミ
ツタと接地との間にソレノイド８が接続されているので
、トランジスタ１２を十分な飽和動作にしてトランジス
タ１２のＶＣＥＳａｔを十分に小さくすることが困難で
ある。

またコンデンサ１９の放電時定数のみに頼つて起動時間
を決定しているので、トランジスタ１２を急速にオフに
することが不可能である。このためソレノイド８に第３
図に示す如くｔ１〜Ｔ２期間で高電圧Ｈが印加された後
、直ちに低電圧ＶＬが印加されず、コンデンサ１９の放
電特性に基づいて徐々に電圧が低下し、Ｔ３時点で低電
圧Ｌになる。ソレノイド８にこのような電圧が印加され
るということは、Ｔ，〜Ｔ３期間のハツチングで示す部
分の電圧をトランジスタ１２を介して供給していること
を示し、トランジスタ１２が相当発熱する。第２図は第
１図の変形例であつて、第１図のトランジスタ１２の代
りにＰＮＰトランジスタ１２ａを使用し、このコレクタ
にソレノイド８を接続することによつて第１図よりはＶ
ＣＥＳａｔを低くしている。

しかし、トランジスタ１２ａの制御は、入力端子１のソ
レノイド駆動信号を抵抗２７とコンデンサ２８と抵抗２
９との時定数回路を通してトランジスタ３０に付与し、
このトランジスタ３０をオンにすることによつて抵抗３
１を介してトランジスタ１２ａにベース電流を供給する
ことによつて行つている。このため、トランジスタ１２
ａが急激に非導通とならず、第１図の回路と同様に第３
図のＴ２〜Ｔ３で・・ツチングで示す部分に相当する熱
が生じる。そこで、本発明の目的は、起動時の高電圧状
態から起動後の低電圧状態への切換時の電力損失及び発
熱を極端に小さくすることができる負荷駆動回路を提供
することにある。

上記目的を達成するための本発明は、起動時に大きな電
流を要求するが起動後に大きな電流を要求しない負荷と
第１のトランジスタと第２のトランジスタとが順に直列
に接続され且つ前記第１のトランジスタのコレクタが前
記負荷に接続され且つ前記第１のトランジスタのエミツ
タが前記第２のトランジスタのコレクタに接続されてい
る主回路と、前記負荷の一端と前記第２のトランジスタ
のエミツタとの間に高電圧を供給すると共に、前記負荷
の一端と前記第１のトランジスタのエミツタとの間に前
記高電圧よりも低い低電圧を供給する直流電源回路と、
前記負荷の一端が接続されている前記直流電源回路の一
端にエミツタが接続され且つ前記第２のトランジスタの
ベースにコレクタが接続された第３のトランジスタと、
前記第１、第２及び第３のトランジスタから成る正帰還
閉回路を形成するように前記第１のトランジスタのコレ
クタと前記第３のトランジスタのベースとの間に接続さ
れ且つ前記負荷が起動された後に前記第３のトランジス
タをオフに転換するような時定数に設定された積分回路
と、前記第１のトランジスタのベースに負荷駆動信号を
供給する負荷駆動信号供給回路とから成る負荷駆動回路
に係わるものである。

上記本発明によれば、第１のトランジスタ、積分回路、
第３のトランジスタ、及び第２のトランジスタから成る
正帰還ループが形成され、最初に第１のトランジスタが
オンになると、第３のトランジスタのコレクタ電流が流
れ始め、これによつて第２のトランジスタが導通し、第
２のトランジスタが導通すると高電圧印加状態に移行す
るので第３のトランジスタのベース電流は更に増大し、
第３のトランジスタのコレクタ電流即ち第２のトランジ
スタのベース電流も増大し、第２のトランジスタは急速
に立上る。

また積分回路の電圧が徐徐に高くなつて積分回路に流れ
る電流即ち第３のトランジスタのベース電流が徐々に減
少し、積分回路の時定数で決まる所定時間後に第３のト
ランジスタの飽和動作を維持することが出来なくなると
、第３のトランジスタのコレクタ電流が減少し、第２の
トランジスタのベース電流も減少し、この第２のトラン
ジスタで電圧降下が生じ、積分回路に印加される電圧が
低下し、積分回路に流れる電流も減少し、第３のトラン
ジスタ及び第２のトランジスタは急激にオフになる。こ
のように、本発明では高電圧印加時間は時定数回路で決
定していても、立上り及び立下りに訃いて正帰還動作と
なるため立上り及び立下りが極端に速くなり、特に立下
りにおける発熱を大幅に減少することができる。また第
２のトランジスタに十分なベース電流を供給することが
できるので、第２のトランジスタの。０ｓａｔを低くす
ることができる。

以下、図面を参照して本発明の実施例を説明する〜 本発明の第１の実施例に係わるテープレコーダのプラン
ジヤソレノイドを駆動する回路を示す第４図においては
、第１の直流電源Ｅ，と第２の直流電源Ｅ２とが直列に
接続され、ここに高圧端子ＶＨ、低圧端子ＶＬ、接地端
子ＶＯが設けられて、直流電源回路Ｅが構成されている
。

そして、高圧端子ＶＨと接地端子ｏとの間に、ソレノイ
ドＳＯＬと第１のトランジスタＱ，と第２のトランジス
タＱ２とから成る直列回路が接続されている。またソレ
ノイドＳＯＬと第１のトランジスタＱ，とから成る回路
に第１の直流電源Ｅ，の電圧を供給するために第１のト
ランジスタＱ，のエミツタが逆流阻止用ダイオードＤ，
を介して低圧端子ＶＬに接続？れている。第３のトラン
ジスタＱ３のエミツタは高圧端子ＶＨに接続され、その
ベースは積分回路を構成するコンデンサＣ，と抵抗Ｒ，
とを介して第１のトランジスタＱ，のコレクタに接続さ
れている。

周コンデンサＣ１と抵抗Ｒ，とから成る積分回路はソレ
ノイドＳＯＬの起動が完了するまで第３のトランジスタ
Ｑ，をオンに保つことが可能な時定数に設定▲れている
。この場合、コンデンサＣ，が所定電位まで充電される
と第３のトランジスタＱ３がオフになるので、Ｃ，，Ｒ
ｌ時定数回路を積分回路と呼んでいるが、第３のトラン
ジスタのベース電流又はベース・エミツタ間に加わる電
圧で考えると、最初に大きな電流及び電圧となるので、
微分回路とも呼ぶことも出来る。従つて本文での積分回
路は、抵抗とコンデンサとを直列に接続し、コンデンサ
の両端から電圧をとり出す典型的な積分回路を意味せず
、時刻の経過と共に充電電圧が高くなるコンデンサ回路
を意味している。それ故、コンデンサＣ，の内部抵抗又
は他の部分での抵抗でコンデンサＣ，の充電時定数を決
定することが出来れば、第３のトランジスタＱ３のベー
スと第１のトランジスタＱ，のコレクタとの間に抵抗Ｒ
，を接続しないで、コンデンサＣ，のみで積分回路を構
成してもよい。第３のトランジスタＱ３のコレクタは抵
抗Ｒ２を介して第２のトランジスタＱ２のベースに接続
されているので、第２のトランジスタＱ２、第１のトラ
ンジスタＱ，、コンデンサＣ，、第１の抵抗Ｒ，、第３
のトランジスタＱ，、第２の抵抗Ｒ２によつて正帰還閉
回路が形成されている。

向、第２のトランジスタＱ２のベース・エミツタ間にバ
イアス設定用第３の抵抗Ｒ３が接続され、また第３のト
ランジスタＱ３のベース・エミッタ間に保護用ダイオー
ドＤ２が接続さねている。更に、本回路には、第１のト
ランジスタＱ，をオンにするための負荷駆動信号供給回
路として、第４のトランジスタＱ４、及び第５のトラン
ジスタＱ５を含む回路が設けられている。

即ち、ソレノイド駆動命令信号を供給する入力端子１Ｎ
にはベースバイアスを設定する抵抗Ｒ４と抵抗Ｒ５の回
路を介して第４のトランジスタＱ４のベースが接続され
、エミツタ接地された第４のトランジスタＱ４のコレク
タは抵抗Ｒ６を介して第５のトランジスタＱ５のベース
に接続されている。第５のトランジスタＱ５のエミツタ
は高圧端子Ｈに接続▲れ、このコレクタは抵抗Ｒ７と抵
抗Ｒ８とを介して接地端子ｏに接続されている。そして
第１のトランジスタＱ１に充分なベース電流を流すため
に抵抗Ｒ７と抵抗Ｒ８との接続点がダイオードＤ３を介
して第１のトランジスタＱ１のベースに接続されている
。上述のソレノイド１駆動回路に訃いて、入力端子Ｎに
第４のトランジスタＱ４を飽和させるのに十分な電圧の
ソレノイド駆動命令信号が入力されると、第４のトラン
ジスタＱ４は飽和状態に導通し、第５のトランジスタＱ
，も飽和状態の導通となる。

この結果、高圧端子Ｈ、第５のトランジスタＱ５、抵抗
Ｒ７、ダイオードＤ３から成る回路を通して第１のトラ
ンジスタＱ１に十分なベース電流が流れ、第１のトラン
ジスタＱ，は飽和導通状態となる。第１のトランジスタ
Ｑ，がオンになると、第１の直流電源Ｅ，、高圧端子Ｖ
Ｈ、ソレノイドＳＯＬ、第１のトランジスタＱ，、ダイ
オードＤ，、低圧端子Ｌから成る閉回路で電流が流れる
が、第１の直流電源Ｅ，め電圧のみではソレノイドＳＯ
Ｌを起動することは不可能である。しかし、第１のトラ
ンジスタＱ，のオンと同時に、高圧端子ＶＨ，第３のト
ランジスタＱ，のエミッタ接合、抵抗Ｒ，、コンデンサ
Ｃ，、第１のトランジスタＱ，、ダイオードＤ，、低圧
端子Ｌの回路で積分用コンデンサＣ，を充電する電流が
流れ始める。このため、第３のトランジスタＱ３に十分
なベース電流が流れてこのトランジスタＱ３は飽和導通
状態になり、このコレクタ電流が第２のトランジスタＱ
２のベース電流として流れる。このようにして第２のト
ランジスタＱ２が導通を開始すると、Ｐ点の電位が下り
、即ち第１の直流電源Ｅ，と第２の直流電源Ｅ２とを加
算した電圧がコンデンサＣ，の充電電圧として作用する
ようになり、コンデンサＣ，の充電電流即ち第３のトラ
ンジスタＱ，のベース電流が更に多く流れ、第３のトラ
ンジスタＱ３のコレクタ電流即ち第２のトランジスタＱ
２のベース電流が増大し、第２のトランジスタＱ２は急
速に飽和導通状態になる。この結果、高圧端子ＶＨ、ソ
レノイドＳＯＬ、第１のトランジスタＱ，、第２のトラ
ンジスタＱ，、接地端子ｏから成る回路が形成されて、
ソレノイドＳＯＬには高電圧が印加され、十分な起動電
流が流れ、ソレノイドＳＯＬが作動する。

一方、コンデンサＣ，は所定の充電時定数を有して充電
される。

このため充電電圧が時定数を有して上昇し、また充電電
流が時定数を有して小さくなる。これにより、ソレノイ
ドＳＯＬの起動完了後のある時点で第３のトランジスタ
Ｑ３の飽和動作を維持することが不可能になり、第３の
トランジスタＱ３のコレクタ電流の減少即ち第２のトラ
ンジスタのベース電流の減少が生じる。このため第２の
トランジスタＱ２も非飽和動作となり、Ｐ点の電位が上
昇し、コンデンサＣ，の充電電流は一層減少する。換言
すればコンデンサＣ１の充電が高圧充電から低圧充電に
移行するので、充電電流も減少する。コンデンサＣ，の
充電電流が減少するということは第３のトランジスタＱ
，のベース電流が減少することであるから、第３のトラ
ンジスタＱ，のコレクタ電流即ち第２のトランジスタＱ
２のベース電流が更に減少し、第２のトランジスタＱ２
は急速にオフになる。第２のトランジスタＱ２がオフに
なると第２の直流電源Ｅ２はソレノイドＳＯＬど無関係
になり．ソレノイドＳＯＬは第１の直流電源Ｅ，によつ
て駆動される。ソレノイドＳＯＬは既に起動完了し、保
持電流を要求するのみであるから、この作動状態は第１
の直流電源Ｅ，のみで十分に保持される。第５図はソレ
ノイドＳＯＬの電圧変化を示すものである。この図から
明らかなようにｔ１時点で起動し、Ｔ２時点で第２のト
ランジスタＱ２が非飽和動作に移行したとしても、短時
間後のＴ３で第２のトランジスタＱ２は完全に非導通状
態となるから、第２のトランジスタＱ２での電力損失は
Ｔ２〜Ｔ３期間でハツチングで示す量に相当するものと
なり、極めて小さい。上述から明らかなように本実施例
の駆動回路によれば、正帰還回路によつて第２のトラン
ジスタＱ２を急激にオフすることが出来るので、電力損
失、発熱が小さくなる。

このため、従来に比較してヒートシンクを小さくするこ
と、又はヒートシンクを省くこと、又はトランジスタＱ
２を破壊から防ぐこと、又はトランジスタＱ２のパワー
容量を低減することが可能になる。またこの回路によれ
ば、従来の回路よりも一層立上りを速めることが出来る
。また各トランジスタを十分に飽和動作させることが容
易であり、全体の電力損失及び発熱も小さくすることが
できる。またこの実施例にはソレノイドＳＯＬに直列接
続する第１及び第２のトランジスタＱ，，Ｑ２を低コス
トのＮＰＮパワートランジスタにすることが出来るとい
ラ利点もある。次に本発明の第２の実施例に係わるソレ
ノイド駆動回路を示す第６図を説明する。

但し、この回路は第４図のトランジスタの形式を変え、
且つ駆動信号供給回路（入力回路）を簡略化したもので
あるので、抵抗Ｒ，，，Ｒ，２，Ｒ，３を除いた他の部
分は第４図で同一符号で示す部分と実質的に同一である
ので、詳しい説明を省略する。この実施例では第１及び
第２のトランジスタＱ，，Ｑ２にＰＮＰ型トランジスタ
が使用されている。従つて電源Ｅに対する接続方式も第
４図と逆になつている。また第３のトランジスタＱ３の
ベース・エミツタ間にバイアス設定用の抵抗Ｒ，，が接
続され、ダイオードＤ２のカソードがコンデンサＣ，と
抵抗Ｒ１との間に移されている。また第１のトランジス
タＱ，のベースが抵抗Ｒ，２を介して入力端子ＩＮに接
続され、このトランジスタＱ，のベース・エミツタ間に
Ｒ，３が接続されて入力回路が簡略化されている。この
ように構成しても第４図の回路と実質的に同一の作用効
果を得ることができる。以上、本発明の実施例について
述べたが、本発明は上述の実施例に限定されるものでは
なく、更に変形可能なものである。例えば、第７図に示
す如く、第６図の第１の直流電源Ｅ１と第２の直流電源
Ｅ２との代りに、高圧電源ＥＨと造圧電源ＥＬとを独立
に設けてもよい。また第４図の回路においても、第７図
のような電源回路構成をとつてもよい。また回路構成を
簡略化するためには、実施例のように第３のトランジス
タＱ，のコレクタを別のトランジスタを介さずに第２の
トランジスタＱ，のベースに接続することが望ましいが
、場合によつては、新たにトランジスタを挿入し、これ
を介して第２のトランジスタＱ２を駆動するようにして
もよい。また第３のトランジスタＱ３のエミツタを高圧
端子Ｈに接続せずに、その近傍の電位点に接続してもよ
い。また別の目的のために、種々の回路素子を付加して
も全く差支えない。

【図面の簡単な説明】

第１図は従来のソレノイド，駆動回路を示す回路図、第
２図は従来の別のソレノイド駆動回路を示す回路図、第
３図は従来のソレノイド電圧を示す波形図、第４図は本
発明の第１の実施例に係わるソレノイド駆動回路を示す
回路図、第５図は第４図の回路のソレノイド電圧を示す
波形図、第６図は本発明の第２の実施例に係わるソレノ
イド―駆動回路を示す回路図、第７図は変形例のソレノ
イド１駆動回路を示す回路図である。 周図面に用いられている符号において、Ｅは直流電源回
路、Ｅ，は第１の直流電源、Ｅ２は第２の直流電源、Ｖ
Ｈは高圧端子、ＶＬは低圧端子、ｏは接地端子、ＳＯＬ
はソレノイド、Ｑ，は第１のトランジスタ、Ｑ２は第２
のトランジスタ、Ｄ，はダイオード、Ｃ，はコンデンサ
、Ｒ１は抵抗である。

Claims (1)

1. 【特許請求の範囲】 １ 起動時に大きな電流を要求するが起動後に大きな電
   流を要求しない負荷と第１のトランジスタと第２のトラ
   ンジスタとが順に直列に接続され且つ前記第１のトラン
   ジスタのコレクタが前記負荷に接続され且つ前記第１の
   トランジスタのエミッタが前記第２のトランジスタのコ
   レクタに接続されている主回路と、前記負荷の一端と前
   記第２のトランジスタのエミッタとの間に高電圧を供給
   すると共に、前記負荷の一端と前記第１のトランジスタ
   のエミッタとの間に前記高電圧よりも低い低電圧を供給
   する直流電源回路と、前記負荷の一端が接続されている
   前記直流電源回路の一端にエミッタが接続され且つ前記
   第２のトランジスタのベースにコレクタが接続された第
   ３のトランジスタと、前記第１、第２及び第３のトラン
   ジスタから成る正帰還閉回路を形成するように前記第１
   のトランジスタのコレクタと前記第３のトランジスタの
   ベースとの間に接続され且つ前記負荷が起動された後に
   前記第３のトランジスタをオフに転換するような時定数
   に設定された積分回路と、前記第１のトランジスタのベ
   ースに負荷駆動信号を供給する負荷駆動信号供給回路と
   から成る負荷駆動回路。 ２ 前記直流電源回路は、前記負荷と前記第１のトラン
   ジスタとから成る直列回路に並列接続された第１の直流
   電源と、前記第２のトランジスタに並列接続された第２
   の直流電源とから成る回路である特許請求の範囲第１項
   記載の負荷駆動回路。 ３ 前記直流電源回路は、前記負荷と前記第１のトラン
   ジスタと前記第２のトランジスタとから成る直列回路に
   並列接続された高圧直流電源と、前記負荷と前記第１の
   トランジスタとから成る直列回路に並列接続された低圧
   直流電源とから成る回路である特許請求の範囲第１項記
   載の負荷駆動回路。