JPS5832393B2 - 圧電発音素子の駆動回路 - Google Patents
圧電発音素子の駆動回路Info
- Publication number
- JPS5832393B2 JPS5832393B2 JP53076765A JP7676578A JPS5832393B2 JP S5832393 B2 JPS5832393 B2 JP S5832393B2 JP 53076765 A JP53076765 A JP 53076765A JP 7676578 A JP7676578 A JP 7676578A JP S5832393 B2 JPS5832393 B2 JP S5832393B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- npn
- type transistor
- power supply
- piezoelectric sound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は、第１のＰＮＰ型トランジスタ１と、この第１
のトランジスタ１に相補な第２のＮＰＮ型トランジスタ
２との直列回路を電源３に接続するとともに、電源３に
第３のＮＰＮ型トランジスタ４を接続し、第１のＰＮＰ
型トランジスタ１と第２のＮＰＮ型トランジスタ２のベ
ースを第３のＮＰＮ型トランジスタ４のコレクタ回路に
接続し、第２のＮＰＮ型トランジスタ２に並列的に圧電
発音素子５を接続し、第３のＮＰＮ型トランジスタ４を
連続的にオンオフ駆動して成ることを特徴とする圧電発
音素子の、駆動回路に係る。
のトランジスタ１に相補な第２のＮＰＮ型トランジスタ
２との直列回路を電源３に接続するとともに、電源３に
第３のＮＰＮ型トランジスタ４を接続し、第１のＰＮＰ
型トランジスタ１と第２のＮＰＮ型トランジスタ２のベ
ースを第３のＮＰＮ型トランジスタ４のコレクタ回路に
接続し、第２のＮＰＮ型トランジスタ２に並列的に圧電
発音素子５を接続し、第３のＮＰＮ型トランジスタ４を
連続的にオンオフ駆動して成ることを特徴とする圧電発
音素子の、駆動回路に係る。
従来のこの種の圧電発音素子の１駆動回路は第１図に示
すように、直流電源３に抵抗６を介してトランジスタ２
を接続するとともに、トランジスタ２に並列に圧電発音
素子５を接続し、パルス電源７をトランジスタ２のベー
スエミッタ間に印加して、トランジスタ２をオンオフ駆
動していた。
すように、直流電源３に抵抗６を介してトランジスタ２
を接続するとともに、トランジスタ２に並列に圧電発音
素子５を接続し、パルス電源７をトランジスタ２のベー
スエミッタ間に印加して、トランジスタ２をオンオフ駆
動していた。
即ちトランジスタ２のオフ時には抵抗６を介して圧電発
音素子５が充電され、トランジスタ２のオン時には、圧
電発音素子３に充電された電荷がトランジスタ２を通し
て放電するとともに、直流電源３から抵抗６を通してト
ランジスタ２にコレクタ電流が流れ、以上の動作が繰り
返されることによって圧電発音素子５が振動発鳴するこ
とになるのである。
音素子５が充電され、トランジスタ２のオン時には、圧
電発音素子３に充電された電荷がトランジスタ２を通し
て放電するとともに、直流電源３から抵抗６を通してト
ランジスタ２にコレクタ電流が流れ、以上の動作が繰り
返されることによって圧電発音素子５が振動発鳴するこ
とになるのである。
ところがかかる従来例の場合、トランジスタ２のオン時
に圧電発音素子５の放電々流と抵抗６を通る電流が重畳
してトランジスタ２を流れるため消費電力が太きいと共
にトランジスタ２の負担も大きいという欠点があった。
に圧電発音素子５の放電々流と抵抗６を通る電流が重畳
してトランジスタ２を流れるため消費電力が太きいと共
にトランジスタ２の負担も大きいという欠点があった。
本発明は上述の欠点に鑑みて為されたものでその目的と
するところは、動作時の消費電力が小さくて済み、トラ
ンジスタの負担を小さくした圧電発音素子の、駆動回路
を提供するにある。
するところは、動作時の消費電力が小さくて済み、トラ
ンジスタの負担を小さくした圧電発音素子の、駆動回路
を提供するにある。
以下本発明を実施例によって説明する。
第２図は一実施例回路を示し、直流電源３は、第１のＰ
ＮＰ型トランジスタ１と、抵抗１２，８と、第２のＮＰ
Ｎ型トランジスタ２との直列回路を接続するとともに、
抵抗９，１０と、第３のＮＰＮ型トランジスタ４との直
列回路を接続する。
ＮＰ型トランジスタ１と、抵抗１２，８と、第２のＮＰ
Ｎ型トランジスタ２との直列回路を接続するとともに、
抵抗９，１０と、第３のＮＰＮ型トランジスタ４との直
列回路を接続する。
トランジスタ２はベースをトランジスタ４のコレクタに
抵抗１１を介して接続し、トランジスタ１はベースをト
ランジスタ４のコレクタに抵抗１０を介して接続してい
る。
抵抗１１を介して接続し、トランジスタ１はベースをト
ランジスタ４のコレクタに抵抗１０を介して接続してい
る。
圧電発音素子５は抵抗８とトランジスタ２との直列回路
に並列に接続している。
に並列に接続している。
しかしてトランジスタ４０ベース・エミッタ間にパルス
電源７の電圧を印加すると、パルス電源７の電圧がＩＩ
ＨＩＩのとき、トランジスタ４がオンし、トランジス
タ２がオフし、トランジスタ１がオンする。
電源７の電圧を印加すると、パルス電源７の電圧がＩＩ
ＨＩＩのとき、トランジスタ４がオンし、トランジス
タ２がオフし、トランジスタ１がオンする。
従って、トランジスタ１、抵抗１２、圧電発音素子５の
回路に電流が流れて圧電発音素子５を充電する。
回路に電流が流れて圧電発音素子５を充電する。
このときの回路に流れる電流は上述の充電々流の他にト
ランジスタ１、抵抗１０、トランジスタ４を通る電流が
あり、これらの電流によって消費電力が決定される。
ランジスタ１、抵抗１０、トランジスタ４を通る電流が
あり、これらの電流によって消費電力が決定される。
またパルス電源７の電圧がＩＩ Ｌ ＩＩのとき、トラ
ンジスタ４と、トランジスタ１がオフとなり、トランジ
スタ２がオンとなる。
ンジスタ４と、トランジスタ１がオフとなり、トランジ
スタ２がオンとなる。
従って圧電発音素子５に充電されていた充電々荷が、ト
ランジスタ２、抵抗８を介して放電する。
ランジスタ２、抵抗８を介して放電する。
このときトランジスタ１、抵抗１０，１１．）ランジス
タ２のベースを通るトランジスタ２０入力電流はトラン
ジスタ２をオンするのに必要なベース電流であり、電流
増幅率の犬なるトランジスタを用いることによって非常
に小さくすることができる。
タ２のベースを通るトランジスタ２０入力電流はトラン
ジスタ２をオンするのに必要なベース電流であり、電流
増幅率の犬なるトランジスタを用いることによって非常
に小さくすることができる。
しかして、トランジスタ２０オン、オフの繰返しによっ
て圧電発音素子５は振動して発鳴することになる。
て圧電発音素子５は振動して発鳴することになる。
本発明は上述のように構成しであるから、圧電発音素子
を充電する電流のみが主な消費電力に関与する電流とな
って、消費電力を少なくすることができるという効果を
奏する。
を充電する電流のみが主な消費電力に関与する電流とな
って、消費電力を少なくすることができるという効果を
奏する。
第１図は従来例の回路図、第２図は本発明の一実施例の
回路図であり、１は第１のＰＮＰ型トランジスタ、２は
第２のＮＰＮ型トランジスタ、３は電源、４は第３のＮ
ＰＮ型トランジスタ、５は圧電発音素子である。
回路図であり、１は第１のＰＮＰ型トランジスタ、２は
第２のＮＰＮ型トランジスタ、３は電源、４は第３のＮ
ＰＮ型トランジスタ、５は圧電発音素子である。
Claims (1)
- １ 第１のＰＮＰ型トランジスタと、この第１のトラン
ジスタに相補な第２のＮＰＮ型トランジスタとの直列回
路を電源に接続するとともに、電源に第３のＮＰＮ型ト
ランジスタを接続し、第１のＰＮＰ型トランジスタと第
２のＮＰＮ型トランジスタのベースを第３のＮＰＮ型ト
ラスジスタのコレクタ回路に接続し、第２のＮＰＮ型ト
ランジスタに並列的に圧電発音素子を接続し、第３のＮ
ＰＮ型トランジスタを連続的にオンオフ駆動して成るこ
とを特徴とする圧電発音素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53076765A JPS5832393B2 (ja) | 1978-06-23 | 1978-06-23 | 圧電発音素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53076765A JPS5832393B2 (ja) | 1978-06-23 | 1978-06-23 | 圧電発音素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS554052A JPS554052A (en) | 1980-01-12 |
| JPS5832393B2 true JPS5832393B2 (ja) | 1983-07-12 |
Family
ID=13614682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53076765A Expired JPS5832393B2 (ja) | 1978-06-23 | 1978-06-23 | 圧電発音素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5832393B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57124897U (ja) * | 1981-01-26 | 1982-08-04 | ||
| JPS5842896U (ja) * | 1981-09-18 | 1983-03-22 | シチズン時計株式会社 | 時計用ブザ−駆動回路 |
-
1978
- 1978-06-23 JP JP53076765A patent/JPS5832393B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS554052A (en) | 1980-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5832393B2 (ja) | 圧電発音素子の駆動回路 | |
| JP4315724B2 (ja) | バンドギャップ型基準電圧回路のスタートアップ回路 | |
| JP3697678B2 (ja) | Ｖ／ｆ変換回路 | |
| JPH11205095A (ja) | 電圧制御発振回路 | |
| JP3231824B2 (ja) | ブザー駆動用出力回路 | |
| JPH067377Y2 (ja) | 電流源装置 | |
| JP3097048B2 (ja) | ピーク電流ホールド回路 | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JPH02690Y2 (ja) | ||
| JPS6119141B2 (ja) | ||
| JPH0344459B2 (ja) | ||
| JPH0413695Y2 (ja) | ||
| JPS5843299Y2 (ja) | 台形波発生回路 | |
| JP2537235B2 (ja) | 定電流回路 | |
| JPH0683045B2 (ja) | スイツチングアンプ | |
| JPH0472410B2 (ja) | ||
| JPS5913053B2 (ja) | 定電圧回路 | |
| JPH04306714A (ja) | 電流源 | |
| JPH0522970Y2 (ja) | ||
| JPS6011549B2 (ja) | 小型直流モ−タの速度制御装置 | |
| JPS6229964Y2 (ja) | ||
| JPH05152934A (ja) | Ｉｉｌ回路 | |
| JPS584253Y2 (ja) | バツフア増幅器 | |
| JPH0431612Y2 (ja) | ||
| JPH0312487B2 (ja) |