JPS5931045A - 樹脂封止形半導体装置およびその製造方法 - Google Patents

樹脂封止形半導体装置およびその製造方法

Info

Publication number
JPS5931045A
JPS5931045A JP57065132A JP6513282A JPS5931045A JP S5931045 A JPS5931045 A JP S5931045A JP 57065132 A JP57065132 A JP 57065132A JP 6513282 A JP6513282 A JP 6513282A JP S5931045 A JPS5931045 A JP S5931045A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
semiconductor
semiconductor device
epoxy resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57065132A
Other languages
English (en)
Other versions
JPS6219064B2 (ja
Inventor
Ikuo Sasaki
佐々木　育夫
Kazunari Michii
一成 道井
Osamu Nakagawa
治 中川
Toshinobu Banjo
番條　敏信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP57065132A priority Critical patent/JPS5931045A/ja
Publication of JPS5931045A publication Critical patent/JPS5931045A/ja
Publication of JPS6219064B2 publication Critical patent/JPS6219064B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体封止用樹脂からのα線照射によってメ
モリーＩＣにソフトエラーが生じるのを防止した樹脂封
止形半導体装置に関するものである。
近年、半導体メモリーＩＣの高密度化に伴ない、ダイナ
ミック・メモリー・セルの蓄積セルサイズが縮少し、半
導体封止用樹脂から発生するα線がメモリー中の蓄積デ
ータを逆転させるというソフトエラー現象が問題となっ
ている。このソフトエラー現象の原因となるα線は主に
封止樹脂中の無機成分である二酸化珪素、三酸化アンチ
モン、カーボンなどに含まれる放射性同位元素であるウ
ラン（Ｕ）やトリウム（Ｔｈ　）の放射線崩壊により発
生することか知られている このα線によるソフトエラー現象を防止するために現在
とられている手段は、α線が物質の透過に際して急激に
エネルギーを失なっていく性質を利用して、半導体チッ
プ上のメモリー領域にα線遮蔽用に高分子有機材料の被
膜を形成する方法である。
以下に従来の具体的な方法を列挙する。
（１２半導体チップの表面に高分子有機材料をスピンコ
ードする。この方法ではスピンコード後にボンディング
・パッド部分をエツチングする必要があるし、α線遮蔽
に必要な厚みを得られないという欠点がある。
（２）半導体チップの表面に高分子有機材料のシートを
貼り付ける。この方法では貼付けの位置精度が出にくい
し、貼り付は時にチップ表面とシートの間に残るボイド
により耐湿性に問題が起きるという欠点がある。
（３）半導体チップの表面に高分子有機材料をポツティ
ングする。この方法でも半導体チップの電極から外部リ
ードに接続するＡｕ線がポツティングした高分子有機材
料によって被覆され、半導体封止用樹脂で封止した後に
封止樹脂とポツティングした高分子有機材料との熱膨張
係数の違いにより、両者の界面でＡｕ線がぜん断により
破断するという問題がおきる。
この場合、ポリイミドなどの高分子有機材料を用いると
、スピンコードあるいはポツテング後に高温、長時間の
キュアが必要なため、その間にパッドのＡ６とＡｕ線の
接合部に脆い金属間化合物（パープル・プレーグ）が生
成するという問題がある。
以上のような高分子有機材料で半導体チップ表面を被覆
するという方法に対して、封止樹脂中のα線発生源であ
る無機物質中のウラン（Ｕ）、トリウム（Ｔｈ　）の含
有量を減少させる試みもなされている。具体的な例とし
ては、無機物質のうちで、封止樹脂中の含有量が最も多
く、主なα線発生源であると考えられている充填剤に、
気相状態にした珪素化合物から生成された二酸化珪素（
Ｓｉ（ｈ）の微粉末を用いる方法がある。このようにし
て得られた二酸化珪素（Ｓ　ｉ（ｈ　）はウラン（Ｕ）
、トリウム（Ｔｈ）の含有量が少なく、半導体封止樹脂
の充填剤として用いた場合、ソフトエラーの発生が少な
り、シかも現状のＩＣ製造工程をそのまま使えるという
利点があるが、二酸化珪素の製造にコストがかかるため
、ＩＣの材料コストが高くなるという問題がある３゜ 本発明は以上のような点に鑑みて、半導体チップ表面に
ポリイミド系の有機材料で厚みが１μｍ以上の表面保護
被膜を形成し、その上にα線発生源となる放射線同位元
素含有鰍が０．１ｐｐｂ以下の充填剤を混入させたエポ
キシ系樹脂をポツティングしさらにそれを通常の半導体
封止用樹脂で封止してなることを特徴とする樹脂封止形
半導体を提供するものであり、これによりα線によるソ
フトエラーを防ぎ、信頼性に優れた半導体装置を安価に
製造することが可能となる。
ここで半導体チップ表面に形成する表面保護被膜の厚み
を１μｍ以上とした理由は、本来この被膜がダイマウン
トの際にチップの吸着によるチップ表面のパッシベーシ
ョン膜にクラックが生成するのを防ぐことを目的とした
ものであり、厚みが１μｍ以下では保護被膜としての役
割をはたさないためである。
また合成酸化珪素の放射性同位元素の含有量を０．１ｐ
ｐｂ以下と限定したのは、それ以上の含有量の合成酸化
珪素を用いても実用上問題にならないだけのソフトエラ
ー防止効果が得られないためである。
以下本発明を実施例に基づいて説明する。
図は本発明によるα線遮蔽被膜を半導体チップ上に形成
した半導体装置の断面構造を示すもので、（１）は半導
体チップの表面保護を目的としたポリミド系の有機材料
からなる表面保護被膜である。（２）はポツティングに
よって形成されたα線遮蔽用のエポキシ樹脂である。こ
のエポキシ系樹脂のボッティングはリードフレーム（３
）に半導体チップ（４）をろう材（５）でダイボンドし
、Ａｕ線（６）でワイヤボンドした後に行なわれる。ポ
ツティング用のエポキシ系樹脂の成分中、主剤であるエ
ポキシ樹脂としては、ポツティングに適した粘度のもの
を選択する。また硬化促進剤にはアミン系、酸無水物系
など一般に用いられるもので良い。充填剤としては前述
のα線発生の少ない気相状態にした珪素化合物から生成
した二酸化珪素（Ｓ　ｉＯ＋　）を用いる。ポツティン
グ用材料に充填剤を添加するのは、それにより熱膨張係
数を小さくし、後に封止する半導体封止用樹脂の熱膨張
供数と合わせることによりＡｕ線の断線を防止するため
であるから、その添加風は後の封止に用いる通常の半導
体封止用樹脂の物性を考慮して決定する。
硬化促進剤、カップリング剤は耐湿性の面から検討の上
決定する４、半導体封止用樹脂に添加されている、難燃
化のためのアンチモン酸化物、着色剤としてのカーボン
ブラックなどの無機物はα線の発生源となる可能性があ
り、この場合特に添加する必要はない。
以上のようなポツティング用エポキシ系樹脂を配合し、
硬化反応が進行しない程度の温度で混合することにより
液状のポツティング材料が得られるにれをディスペンサ
ー等で１００〜２００″Ｃに加熱した半導体チップ上に
滴下することにより数分で硬化させることができる３、
低温、短時間のためポリミド樹脂の場合に問題であった
パープル・プレーグの生成も問題とならない。また本来
必要なポストキュアも、後に封止する半導体封止用樹脂
と同時に行なうため、この段階では必要ない。
本発明により作製した６４Ｋ（Ｄ）ＲＡＭのソフトエラ
ー発生率を、従来の方法により作製した６　４　Ｋ　（
Ｄ）ＲＡＭのものと比較した結果を下表に示す。
以上のように本発明によれば、α線によるソフトエラー
の防止を簡単かつ安歯に行うことができ、メモリーＩＣ
等の半導体装置の信頼性を高めることができる。
【図面の簡単な説明】
図は本発明の一実施例を示す半導体装置の断面構造図で
ある。 （１）・・・・・・・・半導体チップ表面保護被膜、（
２）・・・・・・・・・α線遮蔽用エポキシ系樹脂、（
３）・・・・・・・・・ダイスパッド、（４）・・・・
・・・・・半導体チップ、（５）・・・・・・・・・ろ
う材、（６）・・・・・・・・・Ａｕ線、（７）・・・
・・・・・・リード、（８）・・・・・・・・・半導体
封止用樹脂 代理人　葛野信− 手続補正器（自発） ５７７１Ｇ 昭和　　年　　月　　１１ 、発明の名称 樹脂封止形半導体装置およびその製造方法３、補正をす
る者 事件との関係　　　特許出願人 住　所　　　　　東京都千代田区丸の内二丁目２番３号
名　称（６０１）　　　三菱電機株式会社代表者片山仁
八部 ４、代理人 住　所　　　　　東京都千代［Ｈ置火の内二丁目２番３
跨５、補正の対象 明細書の発明の詳細な説明の欄。 ６、　補正の内容 明細書中箱７頁第７行に「熱膨張供数」とあるのを「熱
膨張係数」とわ正する。 以上 手続補正器（方式） １、事件の表示　　　特願昭６７−６５１８２号２、発
明の名称 樹脂封止形半導体装置およびその製造方法３、補正をす
る者 代表者片由仁へ部 ４、代理人 ５、　補正命令の日付 昭和５８年８月８０日 ６、補正の対象 明細書の発明の名称の欄 ７、　補正の内容 明細書の発明の名称を「樹脂封止形半導体装置およびそ
の製造方法」と訂正する。 以上

Claims (3)

    【特許請求の範囲】
  1. （１）半導体チップ、この半導体チップ表面に形成され
    た、ポリイミド系の有機材料からなる厚さ１μｍ以上の
    表面保護被膜、この表面保護被膜の上に被着された、放
    射性同位元素であるウラン、トリウムの含有量が０．１
    　ｐｐｂ以下の合成酸化珪素粉を充填剤として混合され
    たエポキシ系樹脂膜、および上記表面保護膜、エポキシ
    系樹脂膜を被着された上記半導体チップ全体を封止する
    通常の封止用樹脂膜を備えた半導体装置。
  2. （２）半導体チップ表面に、ポリイミド系の有機材料か
    らなり厚みが１μｍ以上の表面保護被膜を形成し、その
    上に放射性同位元素であるウラン（Ｕ）。 トリウム（Ｔｈ　）の含有量が０．１ｐｐｂ以下の合成
    酸化珪素粉を充填剤として混合されたエポキシ系樹脂を
    ポツティングし、さらにそれを通常の半導体封止用樹脂
    て封止してなることを特徴とする樹脂封止形半導体装置
    の製造方法。
  3. （３）前記エポキシ系樹脂は硬化剤、硬化促進剤、カッ
    プリング剤を含むことを特徴とする特許請求の範囲第２
    項記載の樹脂封止形半導体装置の製造方法。
JP57065132A 1982-04-16 1982-04-16 樹脂封止形半導体装置およびその製造方法 Granted JPS5931045A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57065132A JPS5931045A (ja) 1982-04-16 1982-04-16 樹脂封止形半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57065132A JPS5931045A (ja) 1982-04-16 1982-04-16 樹脂封止形半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPS5931045A true JPS5931045A (ja) 1984-02-18
JPS6219064B2 JPS6219064B2 (ja) 1987-04-25

Family

ID=13278036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57065132A Granted JPS5931045A (ja) 1982-04-16 1982-04-16 樹脂封止形半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS5931045A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132448A (ja) * 1984-07-24 1986-02-15 Mitsubishi Electric Corp 樹脂封止型半導体装置
FR2650121A1 (fr) * 1989-07-21 1991-01-25 Nec Corp Support de puce electronique
US5264726A (en) * 1989-07-21 1993-11-23 Nec Corporation Chip-carrier

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132448A (ja) * 1984-07-24 1986-02-15 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH0345901B2 (ja) * 1984-07-24 1991-07-12 Mitsubishi Electric Corp
FR2650121A1 (fr) * 1989-07-21 1991-01-25 Nec Corp Support de puce electronique
US5264726A (en) * 1989-07-21 1993-11-23 Nec Corporation Chip-carrier

Also Published As

Publication number Publication date
JPS6219064B2 (ja) 1987-04-25

Similar Documents

Publication Publication Date Title
US4926238A (en) Semiconductor device and method for producing the same
US5595934A (en) Method for forming oxide protective film on bonding pads of semiconductor chips by UV/O3 treatment
US5391915A (en) Integrated circuit having reduced soft errors and reduced penetration of alkali impurities into the substrate
JPS5931045A (ja) 樹脂封止形半導体装置およびその製造方法
US6747339B1 (en) Integrated circuit having reduced soft errors and reduced penetration of alkali impurities into the substrate
JPH0324785B2 (ja)
JP2008172054A (ja) 半導体封止用樹脂組成物及び半導体装置
JPS5922349A (ja) 半導体装置
JPS6137787B2 (ja)
JPS60178651A (ja) 半導体装置
JPS61111569A (ja) 樹脂封止半導体装置
JPS6077447A (ja) 半導体装置
JPS5864053A (ja) 半導体装置
JPS61292943A (ja) 樹脂封止型半導体装置用充てん材
JP2698065B2 (ja) 半導体装置の製造方法
JPS58124251A (ja) 樹脂封止形半導体装置
JPS6155254B2 (ja)
Ito et al. Solid type cavity fill and under fill materials for new IC packaging applications
JPH06252194A (ja) 半導体装置
JP2698064B2 (ja) 半導体装置
JPS6028139Y2 (ja) 半導体装置
JPH05175375A (ja) 樹脂封止型半導体装置
JPS6211508B2 (ja)
JPS58222547A (ja) 半導体装置の製造方法
JP2695404B2 (ja) 半導体装置