JPS592999B2 - テイデンホシヨウヨウアナログデンアツキオクソウチ - Google Patents
テイデンホシヨウヨウアナログデンアツキオクソウチInfo
- Publication number
- JPS592999B2 JPS592999B2 JP50159392A JP15939275A JPS592999B2 JP S592999 B2 JPS592999 B2 JP S592999B2 JP 50159392 A JP50159392 A JP 50159392A JP 15939275 A JP15939275 A JP 15939275A JP S592999 B2 JPS592999 B2 JP S592999B2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- thyristor
- power
- reed relay
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はアナログ測定器などに用いられるアナログ電圧
記憶装置に係り、停電時などの電源切断 。
記憶装置に係り、停電時などの電源切断 。
時のデータを記憶する停電補償用アナログ電圧記憶装置
を提供せんとするものである。以下、本発明の一実施例
について図面とともに説明する。
を提供せんとするものである。以下、本発明の一実施例
について図面とともに説明する。
まず、第１図において演算増幅器（以下単にす 。
ペアリブという）Ａの出力端は入力抵抗Ｒ１ を介して
リードリレーＲＬの接続部の一方に接続され、上記接点
部の他方はＭＯＳ型電界効果トランジスタ（以下単にＦ
ＥＴという）Ｑのゲートに接続されている。上記ＦＥＴ
Ｑのゲートとアース間には無極性コ５ ンデンサＣ７が
挿入接続され、そのＦＥＴＱのソースと負電源間には出
力抵抗Ｒ２が接続されており、また上記ソースは上記オ
ペアンプＡの反転入力端に接続されている。
リードリレーＲＬの接続部の一方に接続され、上記接点
部の他方はＭＯＳ型電界効果トランジスタ（以下単にＦ
ＥＴという）Ｑのゲートに接続されている。上記ＦＥＴ
Ｑのゲートとアース間には無極性コ５ ンデンサＣ７が
挿入接続され、そのＦＥＴＱのソースと負電源間には出
力抵抗Ｒ２が接続されており、また上記ソースは上記オ
ペアンプＡの反転入力端に接続されている。
上記ＦＥＴＱのドレインおよび上記リードリレーＲＬの
コイル部の一方はｊ０正電源に接続されており、上記コ
イル部の他方はサイリスタｓのアノードに接続され、該
サイリスタＳのカソードはアースされている。上記サイ
リスタｓのゲートにはコンデンサＣ２と抵抗Ｒ２による
微分回路が接続されており、上記コンデンサ１５Ｃ２の
他方ば駆動端子Ｖ。に接続されている。また、上記オペ
アンプＡの非反転入力端には入力電圧Ｖｉが印加され、
上記ＦＥＴＱのソースよりは出力電圧Ｖ。が取出される
。さらに、上記オペアンプＡの正、負電源端子にはそれ
ぞれ正、負電源が’０ 接続されている。つぎに、その
動作について説明する。
コイル部の一方はｊ０正電源に接続されており、上記コ
イル部の他方はサイリスタｓのアノードに接続され、該
サイリスタＳのカソードはアースされている。上記サイ
リスタｓのゲートにはコンデンサＣ２と抵抗Ｒ２による
微分回路が接続されており、上記コンデンサ１５Ｃ２の
他方ば駆動端子Ｖ。に接続されている。また、上記オペ
アンプＡの非反転入力端には入力電圧Ｖｉが印加され、
上記ＦＥＴＱのソースよりは出力電圧Ｖ。が取出される
。さらに、上記オペアンプＡの正、負電源端子にはそれ
ぞれ正、負電源が’０ 接続されている。つぎに、その
動作について説明する。
まず、駆動端子Ｖ。に信号が加わるとコンデンサＣ２、
抵抗Ｒ３による微分回路はパルスをサイリスタｓのゲー
トに与え、これによりサイリスタｓはＯＮ状ノ５ 態と
なり、リードリレーＲＬのコイル部に電流が流れ、該リ
ードリレーＲＬの接点部が閉じる。すると入力電圧Ｖｉ
＞出力電圧Ｖ。の時オペアンプＡの出力はほぼ正電源に
等しくなり、コンデンサＣｌが充電され、ＦＥＴＱのソ
ースホロア出力１０Ｖｏが上昇し、この結果オペアンプ
Ａの出力が減少しＶｉ−Ｖｏで平衡状態となり、コンデ
ンサＣｌの充電は停止される。同様にＶｉ＜Ｖ０の時オ
ペアンプＡの出力はほぼ負電源と等しくなり、上記同様
Ｖｉ＝Ｖ０の平衡状態までコンデンサＣｌの放９５電が
行われる。このことは入力抵抗Ｒ、、コンデンサＣｌの
時定数を十分小さくすれば、ＦＥＴＱのソースホロア出
力Ｖ。は常にＶｉ＝Ｖ０となる。この状態で突発的に停
電が生じると正、負電源がなくなり、リードリレーＲＬ
の接点部が開く。そして、停電前のコンデンサＣ１の電
荷が保持される。ついで、正常に電源が復帰すると、サ
イリスタＳはその動作原理により０ＦＦの状態となつて
いるため、リードリレーＲＬのコイル部には電流が流れ
ず接点部ぱ開いたままであり、ＦＥＴＱのソースホロア
出力Ｖ。は現在の入力にはかかわらず停電前の入力電圧
がそのまま記憶されていることとなる。つぎに、駆動端
子Ｖ。に信号が加わるとサイリスタＳが０Ｎとなり、Ｖ
ｉ−ＶＯの状態が戻る。第２図Ａ，ｂ，ｃに入力電圧Ｖ
ｉ．電源の有無および出力電圧Ｖ。
抵抗Ｒ３による微分回路はパルスをサイリスタｓのゲー
トに与え、これによりサイリスタｓはＯＮ状ノ５ 態と
なり、リードリレーＲＬのコイル部に電流が流れ、該リ
ードリレーＲＬの接点部が閉じる。すると入力電圧Ｖｉ
＞出力電圧Ｖ。の時オペアンプＡの出力はほぼ正電源に
等しくなり、コンデンサＣｌが充電され、ＦＥＴＱのソ
ースホロア出力１０Ｖｏが上昇し、この結果オペアンプ
Ａの出力が減少しＶｉ−Ｖｏで平衡状態となり、コンデ
ンサＣｌの充電は停止される。同様にＶｉ＜Ｖ０の時オ
ペアンプＡの出力はほぼ負電源と等しくなり、上記同様
Ｖｉ＝Ｖ０の平衡状態までコンデンサＣｌの放９５電が
行われる。このことは入力抵抗Ｒ、、コンデンサＣｌの
時定数を十分小さくすれば、ＦＥＴＱのソースホロア出
力Ｖ。は常にＶｉ＝Ｖ０となる。この状態で突発的に停
電が生じると正、負電源がなくなり、リードリレーＲＬ
の接点部が開く。そして、停電前のコンデンサＣ１の電
荷が保持される。ついで、正常に電源が復帰すると、サ
イリスタＳはその動作原理により０ＦＦの状態となつて
いるため、リードリレーＲＬのコイル部には電流が流れ
ず接点部ぱ開いたままであり、ＦＥＴＱのソースホロア
出力Ｖ。は現在の入力にはかかわらず停電前の入力電圧
がそのまま記憶されていることとなる。つぎに、駆動端
子Ｖ。に信号が加わるとサイリスタＳが０Ｎとなり、Ｖ
ｉ−ＶＯの状態が戻る。第２図Ａ，ｂ，ｃに入力電圧Ｖ
ｉ．電源の有無および出力電圧Ｖ。
の関係を示している。以上のように本発明は構成されて
いるものであり、停電時などの電源切断時において電源
切断前の入力信号を記憶することができるため、飛行機
のフライトレコーダあるいはアナログ自動測定器などに
おいて突発事故前のデータを記憶することができること
となり、その有用性は大きなものである。
いるものであり、停電時などの電源切断時において電源
切断前の入力信号を記憶することができるため、飛行機
のフライトレコーダあるいはアナログ自動測定器などに
おいて突発事故前のデータを記憶することができること
となり、その有用性は大きなものである。
第１図は本発明に係る停電補償用アナログ電圧記憶装置
の一実施例を示す電気的回路図、第２図Ａ，ｂ，ｃは入
力電圧、電源の有無とサイリスタの０Ｎ、０ＦＦ、およ
びそれに応じた出力電圧の対応関係を示すグラフである
。 Ａ・・・・・・演算増幅器、Ｒ１・・・・・・人力抵抗
、ＲＬ・・・・・・リードリレー、Ｑ・・・・・・ＭＯ
Ｓ型電源効果トランジスタ、Ｃ１・・・・・・無極性コ
ンデンサ、Ｒ２・・・・・・出力抵抗、Ｓ・・・・・・
サイリスタ。
の一実施例を示す電気的回路図、第２図Ａ，ｂ，ｃは入
力電圧、電源の有無とサイリスタの０Ｎ、０ＦＦ、およ
びそれに応じた出力電圧の対応関係を示すグラフである
。 Ａ・・・・・・演算増幅器、Ｒ１・・・・・・人力抵抗
、ＲＬ・・・・・・リードリレー、Ｑ・・・・・・ＭＯ
Ｓ型電源効果トランジスタ、Ｃ１・・・・・・無極性コ
ンデンサ、Ｒ２・・・・・・出力抵抗、Ｓ・・・・・・
サイリスタ。
Claims (1)
- １ 演算増幅器の出力端とＭＯＳ型電界効果トランジス
タのゲートとの間に入力抵抗を介してリードリレーの接
点部を挿入接続し、上記電界効果トランジスタの上記ゲ
ートとアース間に無極性コンデンサを接続するとともに
そのソースと負電源間に出力抵抗を接続し、上記電界効
果トランジスタのソースを上記演算増幅器の反転入力端
に接続し、かつ上記リードリレーのコイル部に該リード
リレーを動作させるべくサイリスタを接続して構成され
、上記サイリスタがＯＮ状態の時において電源が切断さ
れた際、該電源切断前の上記演算増幅器の入力信号を記
憶することを特徴とする停電補償用アナログ電圧記憶装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50159392A JPS592999B2 (ja) | 1975-12-26 | 1975-12-26 | テイデンホシヨウヨウアナログデンアツキオクソウチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50159392A JPS592999B2 (ja) | 1975-12-26 | 1975-12-26 | テイデンホシヨウヨウアナログデンアツキオクソウチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5280764A JPS5280764A (en) | 1977-07-06 |
| JPS592999B2 true JPS592999B2 (ja) | 1984-01-21 |
Family
ID=15692770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50159392A Expired JPS592999B2 (ja) | 1975-12-26 | 1975-12-26 | テイデンホシヨウヨウアナログデンアツキオクソウチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592999B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3838055B2 (ja) * | 2001-05-24 | 2006-10-25 | 株式会社デンソー | 車載用制御装置 |
-
1975
- 1975-12-26 JP JP50159392A patent/JPS592999B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5280764A (en) | 1977-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4068136A (en) | Analog voltage memory device | |
| JPS58500045A (ja) | バンドギヤツプ基準電圧発生回路及びその発生方法 | |
| JPH0634359B2 (ja) | サンプルホ−ルド回路装置 | |
| JPS592999B2 (ja) | テイデンホシヨウヨウアナログデンアツキオクソウチ | |
| US4050065A (en) | Dual slope analog to digital converter with delay compensation | |
| JPS6149850B2 (ja) | ||
| JPS584848B2 (ja) | Ａ／ｄ変換回路 | |
| JPS5942353B2 (ja) | 積分回路 | |
| JP2617625B2 (ja) | 定電流充電回路 | |
| SU832484A1 (ru) | Интегратор микротоков с запоминанием вы-ХОдНОгО СигНАлА | |
| JPH0736506B2 (ja) | 電圧比較器 | |
| SU686037A1 (ru) | Итегратор | |
| JPH0422479Y2 (ja) | ||
| JPH0421001A (ja) | 比較器回路のオフセットドリフト低減装置 | |
| SU830585A1 (ru) | Аналоговое запоминающее устройство | |
| JPS5926068B2 (ja) | アナログルイザンキオクソウチ | |
| JPH02690Y2 (ja) | ||
| SU512396A1 (ru) | Пьезоэлектрическое устройство | |
| JPS6213114Y2 (ja) | ||
| SU826565A1 (ru) | Аналоговое запоминающее устройство | |
| JPS6217755B2 (ja) | ||
| JPS6112638Y2 (ja) | ||
| JPS6051062B2 (ja) | 二線式プロセス分析計 | |
| SU729643A1 (ru) | Ячейка аналоговой пам ти | |
| JPH0818356A (ja) | 差動増幅回路 |