JPH0421001A - 比較器回路のオフセットドリフト低減装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は第１の信号を一方の入力端子に入力するととも
に、第２の信号を他方の入力端子に入力してこれら第１
、第２の信号の偏差を出力する比較器を有した比較器回
路に関し、比較器で発生するオフセットドリフトを低減
させることができる装置に関する。

〔従来の技術〕

温度センサから出力された直流電圧と所定の基準温度を
示す直流電圧とをそれぞれ一方の入力端子および他方の
入力端子に入力してこれら直流電圧の偏差を出力する比
較器回路ではオペアンプ（演算増幅器）が使用される。

しかしオペアンプでは通常の場合、オフセット電圧ドリ
フトが発生する。このオフセット電圧ドリフトは汎用の
オペアンプで５０μＶ　／　℃ｍ　ａ　ｘであり、たと
えば偏差の増幅度を２５倍、温度を０〜４０℃の範囲で
考えると、５０ｍＶの温度ドリフトになってしまう。こ
のためこうした温度ドリフトを低減すべ〈従来は低温度
ドリフトオペアンプ、たとえばＰＭ１社の０Ｐ０７等を
使用する例が多い。

第７図に従来の回路例を示す。ここでＱ−１はセンサ検
出信号入力用バッファ、Ｑ−３は設定値入力用バッファ
、Ｑ′２は作動アンプである。これらＱ−１、Ｑ”２、
Ｑ−３はいずれも上記ｏｐ０７であるものとする。この
回路構成によればセンサ（サーミスタ）Ｒ−ｓて検出さ
れた温度に応じた電圧ｖｓがセンサ検出信号入力用バッ
ファＱ′１に入力される。すると、このバッファ（ＩＩ
ではオフセット電圧ｖ１か発生する。一方、設定ボリュ
ームＲ−ｒて設定された所定の基準温度に応じた電圧ｖ
ｒが設定値入力用バッファＱ−３に入力されると、この
バッファ（１３ではオフセット電圧ｖ３が発生する。そ
してバッファＱｌの出力およびバッフ・アＱ−３の出力
は作動アンプＱ−２に加えられ、バッファＱ−３の出力
とバッファＱ−１の出力との偏差ｖ０，１が、ゲインを
Ｇとして（１）式のように出力される。ここでバッファ
Ｑ”２単体のオフセット電圧はｖ２であるものとする。

Ｖｏｕｔ　−Ｇ　（Ｖ　ｒ　　Ｖ　Ｓ　＋ｖ２　＋ｖ３
　　ｖ’、　）・・・（１） この第（１）式から明らかなように求めたい偏差Ｇ（ｖ
ｒ−ｖｓ）に加えて、ｖ２　＋ｖ３−ｖ、をゲイ２６倍
したものがオフセット電圧として出力されているのがわ
かる。しかしこの回路ではオペアンプ（ＩＩ、Ｑ”２、
Ｑ−３として低温度ドリフトオペアンプ０Ｐ０７を使用
するようにしているのでこのオフセット電圧Ｇ　（ｖ　
２　＋Ｖ　３　　Ｖ　Ｉ　）が小さく、温度ドリフトが
低減されている。

〔発明が解決しようとする課題〕

しかし、回路をＡｓ１ｃ化しようとしたときに低温度ド
リフトオペアンプは配置しにくく、Ａｓ１ｃ化そのもの
か難しいという欠点を有している。

これはオペアンプ０Ｐ０７１個が汎用オペアンプ４〜５
個分の大きさに相当するので、チップに入り切らないと
いうことによる。このように第７図の（ＩＩ、Ｑ−２、
Ｑ−３で発生する温度ドリフトは低オフセツトオペアン
プ０ＰＯ７を使えば技術的には低減されるか、一方Ａｓ
１ｃ化が難しいという欠点がある。

本発明はこうした実情に鑑みてなされたものであり、汎
用のオペアンプを使用したとしてもオフセットを低減さ
せることができる回路を提供することをその目的として
いる。

〔課題を解決するための手段〕

そこで本発明では、第１の入力端子に加えられる第１の
信号と第２の入力端子に加えられる第２の信号との偏差
を出力端子から出力する比較器を有した比較器回路にお
いて、前記比較器の出力端子と第１の入力端子とを結ぶ
第１の線路および前記第２の信号を前記第１の入力端子
に加える第２の線路を設けるとともに、前記第１の線路
にその一端が接続されたコンデンサと、前記比較器の第
１の入力端子に対する前記第１および第２の信号の入力
をそれぞれ開閉する第１および第２のスイッチと、前記
比較器の出力端子と前記コンデンサ間の前記第１の線路
を開閉する第３のスイッチと、前記比較器から前記偏差
を取り出す際に、前記第１のスイッチを開とし、かつ前
記第２および第３のスイッチを閉じ、その後前記第１の
スイッチを閉じ、かつ前記第２および第３のスイッチを
開とするよう前記第１、第２および第３のスイッチの開
閉制御を行う手段とを具えるようにしている。

［作用〕 すなわち、かかる構成によれば第１のスイッチが開とさ
れ、第２のスイッチが閉とされると第１および第２の信
号のうち第２の信号のみか比較器の第１の入力端子に加
えられる。この結果、比較器では第２の信号同志の偏差
が出力される。ここで同時に第３のスイッチによって第
１の線路が閉じるようにされているのでコンデンサに上
記偏差を示す電圧が充電、保持される。このコンデンサ
で充電、保持される電圧は比較器のオフセ・ソト電圧を
示す。つぎに第１のスイッチが閉とされ、第２のスイッ
チが開とされると第１および第２の信号のうち第１の信
号のみが比較器の第１の入力端子に加えられる。ここで
同時に第３のスイ・ソチによって第１の線路が開くよう
にされているのでコンデンサの充電電圧が比較器の第１
の入力端子に印加される。比較器では、第２の入力端子
に加えられた第２の信号から第１の入力端子に加えられ
たコンデンサの充電電圧（オフセ・ソト電圧）、第１の
信号を減算して偏差が出力される。このとき比較器では
オフセット電圧か発生するが、このオフセット電圧は第
１の入力端子に加えられたコンデンサの充電電圧（オフ
セット電圧）によって相殺されてオフセットのない偏差
が出力されることになる。

〔実施例〕

以下、図面を参照して本発明に係る比較器回路のオフセ
ットドリフト低減装置の実施例について説明する。なお
実施例では温度制御回路、たとえば熱電素子（ペルチェ
素子）を温度センサとする制御回路に適用される場合を
想定している。以下、実施例の回路ではその前段に温度
センサかあるものとして説明する。

第１図に本発明に係る回路を概念的に示す。この回路は
比較器５としてのオペアンプを中心にして構成されてい
る。スイッチ１はオンオフに応じて温度センサと加算部
４の間の線路を開閉するアナログスイッチであり、同ス
イッチ１がオンされると温度センサて検出された温度を
示す電圧■が加算部４に印加されるとともに、同スイッ
チ１がオフされると同線路が遮断され、加算部４に電圧
Ｖ１が印加されなくなる。スイッチ２はオンオフに応じ
て抵抗Ｒと加算部４の間の線路を開閉するアナログスイ
ッチであり、同スイッチ２がオンされると、目標温度に
応して電源電圧（図示せすりを抵抗Ｒによって分圧した
電圧■２か加算部４に印加されるとともに、同スイッチ
２かオフされると同線路が遮断され、加算部４に電圧ｖ
２か印加されなくなる。スイッチ３は一端が接地された
コンデンサＣの他方の端子と比較器５の出力端子とを接
続する線路に設けられ、オンオフに応じて該線路を開閉
するアナログスイッチである。さらにコンデンサＣの他
方の端子と加算部４の間も線路によって接続されている
。スイッチ３がオンされると比較器５の出力電圧Ｖ。が
コンデンサＣに印加されるとともに、同スイッチ３がオ
フされるとコンデンサＣに印加された出力電圧Ｖ。が放
電され、この放電電圧が加算部４に加えられる。加算部
４て加算された電圧は比較器５のマイナス入力端子に加
えられるとともに、上記目標温度を示す電圧ｖ２は比較
器５のプラス入力端子に加えられる。比較器５はプラス
入力端子に加えられた電圧とマイナス入力端子に加えら
れた電圧との偏差をゲインＡ倍した電圧■。を出力する
。

これらスイッチ１．２および３は以下のように動作する
。すなわち、計測の前処理時（以下、ゼロ調時という）
においては同図（ａ）に示すようにスイッチ１はオフさ
れるとともにスイッチ２．３はオンされる。すると加算
部４には抵抗Ｒて設定された電圧Ｖ２のみが加えられ、
結局、比較器５のマイナス、プラス端子にはそれぞれこ
の電圧ｖ２が加えられる。このため比較器５てはこれら
電圧ｖ２同志が減算されて、同比較器５からはオフセッ
トをゲインＡ倍したオフセット電圧Δｖ。

のみが出力される。この結果、オフセット電圧Δｖｎが
コンデンサＣに充電、保持される。

その後、計測時において同図（ｂ）に示すようにスイッ
チ１がオンされるとともにスイッチ２．３がオフされる
。するとコンデンサＣで充電されたオフセット電圧ΔＶ
、と温度センサの検出温度を示す電圧ｖ１とが加算部４
において加算され、加算結果■１＋ΔＶゎが比較器５の
マイナス端子に加えられる。一方、比較器５のプラス端
子には依然として電圧Ｖ２が加えられている。このため
比較器５において減算Ｖ　２　　　（Ｖ　＋　＋ΔＶ。

）か行われ、このときオフセット電圧ΔＶ　ｎ　４１か
発生する。結局、比較器５からは電圧、 Ｖｏ−、Ｖ２＋Δｖｎ＋１−（Ｖ１＋ΔＶ　、、）　−
・・が出力される。ここで、オフセット電圧ΔＶ、、、
ΔＶ　ｎ　＋　１はほぼ等しいので事実上オフセットは
キャンセルされることになり、比較器５からはオフセッ
トがほぼ零となる電圧、 Ｖ　−’；Ｖ２　　ＶＩ　−（３） が出力されることになる。さらにゼロ調時から計測時へ
移行する切り替え時間を十分に短くすればオフセット電
圧ΔＶｏ１Δｖｏや１はほとんと一致するようになるの
でオフセットを零にすることができ温度ドリフトを無く
すことができる。

以下、具体的な回路構成を示して実施例を説明する。

第２図は汎用オペアンプ（例えばμＰＣｌ４５８）Ｑ１
〜Ｑ８を使用した回路を示している。

同図に示す回路においてＱｌ、Ｑ３およびＱｉはそれぞ
れ第７図の従来回路におけるＱ−１、Ｑ゛２およびＱ−
３に対応している。すなわちＱｌはセンサ検出信号入力
用バッファ、Ｑ３は差動増幅器、Ｑｉは設定値入力用バ
ッファである。その他、Ｑ２は非反転加算器、Ｑ５はコ
ンデンサＣ２を有した計測データホールド回路１０のオ
ペアンプ、Ｑ６、Ｑｌは、コンデンサＣ１を有したオフ
セ・ソトホールド回路２０のオペアンプ、Ｑ８はオフセ
ットホールド用バッファをそれぞれ示す。また、Ｒｓ、
Ｒｒはそれぞれ温度センサ（サーミスタ）、目標温度設
定用ボリュームを示す。８１〜Ｓ４はアナログスイッチ
（たとえばＣＤ４０６６が使用される）である。以下、
ｖｉ　　（ｉ＝１〜８）はＱｉ　　（ｉ＝１〜８）にお
けるオフセット電圧であるものとして説明する。

ゼロ調時ではスイッチＳ２、Ｓ３はオンとなっており、
他のスイッチＳ１、Ｓ４はオフになっている。すると、
目標温度設定用ボリュームＲｒて設定された温度を示す
電圧ｖｒのみかバッファＱ１のプラス入力端子に加えら
れ、同バッファＱ１からは電圧、 ｖａ七ｖｒ＋ｖ、・・　（４） が出力される。

このバッファＱ１の出力電圧ＶａとバッファＱ８の出力
電圧ｖｂは加算されて非反転加算器Ｑ２のプラス入力端
子に加えられる。この結果非反転加算器Ｑ２からは電圧
、 ｖ　ｄ　−ｖ　ａ　＋　ｖ　ｂ　＋　ｖ　２−　（５）
が出力され、この電圧ｖｄが差動増幅器Ｑ３のマイナス
入力端子に加えられる。設定値入力用ノ＜・ソファＱ４
からは入力端子ｖｒにオフセ・ソト電圧Ｖ４を加えた電
圧ｖ「＋ｖ４が出力され、この電圧ｖ　ｒ　＋　ｖ　４
　カ差動増幅器Ｑ３のプラス入力端子に加えられる。こ
の結果、差動増幅器Ｑ３においてゲインを６１として以
下の電圧、 ｖｅｍＧ、（ｖ　ｒ＋ｖ３＋ｖ４−ｖｄ）−（６）か出
力される。ここで（６）式に（５）式を代入してｖｄを
消去すると電圧ｖｅは、 ｖｅ−Ｇ１　（ｖｒ＋ｖ３　＋Ｖ、−Ｖａ−ｖｂＶ２）
・・・（７） となる。さらに（７）式に（４）式を代入してＶａ、ｖ
ｒを消去すると電圧ｖｅは、 ｖｅ−ＧＩ　　（ＶＩ−Ｖ、−ｖｂ−Ｖ２　＋ｖ４　）
・・・（８） となる。一方、オペアンプＱ６の出力電圧は、ｖｃ＝ｖ
６＋ｖｅ−０°（９） であり、バッファＱ８の出力電圧ｖｂは、オペアンプＱ
７のゲインを６２として、 ｙ　ｂ−に２　（ｖ７　＋ｖ　ｃ）＋ｖ８−　（１０）
であるから、この（１０）式に（９）式を代入してｖｃ
を消去すると電圧ｖｂは、 ｖｂ−Ｇ２　　（ｖ６　＋Ｖ７　＋Ｖ　ｅ）　＋ｖｓ　
・＝　（１となる。（８）式に（１１）式を代入してｖ
ｂを消去すると、電圧ｖｅは、 ｖｅ−Ｇ１　（ｖ３　＋ｖ、−Ｖｌ　−Ｖ２　　Ｇ２（
ｖ６＋ｖ７　＋ｖｅ）　−Ｖｇ　） ＝　Ｇ　＋　　い１３　＋ｖ４−Ｖｇ　−Ｖｌ　−ｖ２
　）　−ＧＧ２　　　　（ｖ　　６　　＋ｖ７　　　＋
ｖｅ）　　　＝Ｇ＋　　　　（Ｖ　　３　　＋Ｖ４Ｖｓ
　　ＶＩ　　Ｖ２）　　ＧＩ　Ｇ２　　（Ｖ６　　Ｖ７
）Ｇ、Ｇ２ｖ　ｅ−＝　（１２） となる。ゆえに （１＋ＧＩ　Ｇ２　）　Ｖ　ｅ−ＧＩ　　（ＶＩ　＋　
Ｖ４　　Ｖ８Ｖ＋　　　　　　Ｖ２　　　）　　　　　
ＧＩ　　　Ｇ２　　　　（Ｖ６　　　＋Ｖ７　　　）−
（１と変形されて、この結果、電圧ｖｅは、ｖ　ｅ−（
Ｇｌ　　（Ｖ３　＋Ｖ４　　ｖｓ　　ＶＩ　−Ｖ２　）
　−ＧＩ　Ｇ２　　（Ｖ６　＋Ｖ７　）　ｌ　／　（１
＋Ｃｚ　Ｇ２）・・　（１４） となる。（９）式にこの（１４）式を代入してＶｅを消
去すると、 ｖｃ−ｖｅ＋ｖ６−　（Ｇｌ　　（Ｖ３　＋Ｖ４　　Ｖ
ｓ　　ＶＩ　　Ｖ２）　　ＧＩ　Ｇ２　　（Ｖ６　＋Ｖ
７）＋（１＋ｃ、Ｇ２）Ｖ６）／　（１＋ＧＩ　Ｇ２）
−ｆＧ＋　　（Ｖ３　＋Ｖ４　　Ｖｅ　　ＶＩ　　Ｖ２
　）＋ＶｂＧＩ　Ｇ２　Ｖ７１　／（１＋ＧＩ　Ｇ２　
）−（１５）となる。したがってオフセットホールド回
路２０のコンデンサＣ１にはこの（１５）式で示される
電圧ｖｃ、つまりオフセット電圧が充電、保持されるこ
とになる。

つぎに計測時ではスイッチＳ１、Ｓ４はオンに、スイッ
チＳ２、Ｓ３はオフに切り替えられる。すると、サーミ
スタＲｓの検出温度を示す電圧ｖｓがバッファＱ１のプ
ラス入力端子に加えられ、同バッファＱ１から電圧、 ｖａ−ｖｓ＋ｖ、・・・（１６） が出力される。そして非反転加算器Ｑ２のプラス入力端
子にはバッファＱ１の出力電圧ｖａとバッファＱ８の出
力電圧ｖｂとを加算したものか加えられ、結局電圧、 ｖｄ−ｖａ＋ｖｂ＋ｖ２　＝ｖｓ＋ｖ、＋ｖｂ＋■２・
・（１７） が出力される。この電圧ｖｄは差動増幅器Ｑ３のマイナ
ス入力端子に加えられる。設定値入力用バッファＱ４か
らは入力電圧ｖｒにオフセット電圧ｖ４を加えた電圧ｖ
ｒ−４−ｖ４が出力され、この電圧ｖｒ＋ｖ４か差動増
幅器Ｑ３のプラス入力端子に加えられる。この結果、差
動増幅器Ｑ３においてゲインをＧ、として以下の演算（
前記（６）式）％式％） が実行され、電圧ｖｅか出力される。ここで（１７）式
からｖｄを消去できて、電圧ｖｅは、ｖｅ−Ｇｌ　　（
ｖｒ−ｖｓ−１−ｖ３　＋ｖ４−ｖＶ２　　Ｖ　ｂ）　
＝・（１８） となる。一方、バッファＱ８の出力電圧ｖｂは前記（１
０）式より、 ｖｂ−Ｇ２　　（ｖｃ＋ｖ７）＋ｖＢ となる。ここで前記（１５）式からコンデンサＣ１の充
電電圧ｖｃを消去すると、 ｖｂ＝　［（Ｇｌ　　（Ｖ３　＋ｖ４−ＶＱ−ｖ、−ｖ
２　）　”Ｖ６　　ＧＩ　Ｇ２　Ｖ７　＋　（１＋ＧＩ
　Ｇ２　）　ｖ７　１　　　／　　（１＋ＧＩ　　Ｇ２
　　）　　コ　　＋　Ｖｓ−（１９）となる。したがっ
て（１８）式にこの（１９）式を代入してｖｂを消去す
ると、 ｖｅｍＧ、（ｖｒ−ｖｓ）＋Ｇ、（ｖ３　＋ｖ４ＶＩ　
　　Ｖ２　）　　ＧＩ　　［ｆＧ２Ｇｌ　　（Ｖ３　＋
Ｖ４Ｖｓ　　ＶＩ　　Ｖ２　）　＋　Ｇ２　Ｖ６　　Ｇ
Ｉ　Ｇ２　Ｇ２Ｖ７　＋Ｇ２　　（１＋ＧＩ　Ｇ２　）
Ｖ７　）／　（１＋Ｇ＋Ｇ２　）　＋　Ｇ２　Ｖｅ　］
　−（２０）を得る。

ここでＧ、＞＞１、Ｇ２−１とすると、Ｇ、Ｇ２　／　
（１＋ＧＩ　Ｇ２　）’＝１なのて、ｖ、　　　Ｖ２、
Ｖ３、Ｖ４の項はほぼ消える。したがって（２０）式は
、 ｖｅ−Ｇｌ　　　（ｖｒ　　　ｖｓ）　　　　ＧＩ　　
　［ｆ　　　Ｇ２ＧＶ８　　　　Ｇ２　　Ｖ６　　　　
ＧＩ　　Ｇ２　　Ｇ２　　Ｖ７　　＋Ｇ２　　（］＋Ｃ
ｙ＋　Ｇ２　）　Ｖ７　）　／　（１＋Ｇ、　Ｇ２　）
　十Ｇ２　ｖｓ］”’Ｇ＋　　（ｖｒ　　　ｖｓ）　　
　ＧＩ　　［（Ｇ２ＧＩＶａ　　　　Ｇ２　　Ｖ６　　
　　ＧＩ　　Ｇ２　　Ｇ２　　Ｖ７　　＋Ｇ２　　Ｖ７
　　］＋ｃ、Ｇ２Ｇ２Ｖ７　＋Ｇ、Ｇ２　Ｇ２ｖ８＋Ｇ
２ｖｓ、　　）　　／　　（ｌ　　＋ＧＩ　　Ｇ２　　
）　　］　　・・　（２１）となる。ここで、Ｇ２−１
を代入して整理すると、ｖｅ−Ｇｌ　　（ｖｒ−ｖｓ）
−Ｇ、（Ｖ７＋Ｖ８）／　（１＋（：ｙ、　）　ｌ　−
（２２）を得る。さらにここてＣｚ　／　（］＋Ｇ、）
”＝ｌであるから結局差動増幅器Ｑ３の出力電圧ｖｅは
、ｖｅ＝Ｇ１　　（ｖｒ−ｖｓ）　−（ｖ６　＋ｖ７　
＋ｖ８）となる。ここで第２項の（ｖ６＋ｖ７＋ｖ８）
はゲイン倍されていない。オフセットはフィードバック
ループにおけるオペアンプのオフセット分（Ｖ６　＋ｖ
、＋ｖ８）のみとなり、極めて小さい。

Ｑ１〜Ｑ４の分はキャンセルされる。さらにオペアンプ
Ｑ７のゲインＧ２−１であるからバソファＱ８は不要と
なる。また差動増幅器Ｑ３は低出力インピーダンスであ
るものとすると、オペアンプＱ６も不要となる。したが
って第２図からバッファＱ６、オペアンプＱ８を省略し
た回路を第３図のごとく得る。この第３図の回路では差
動増幅器Ｑ３の出力電圧ｖｅは、 ｖ６’−Ｇ、（ｖ　ｒ−ＶＳ）−Ｖ７−　（２４）とな
る。

以下、この第３図の回路構成において各部の出力電圧の
変化の様子を説明する。

同図において発振器３０はたとえばオペアンプを使用し
たＣＲ発振醤てあり、所定の周期で＋５Ｖの電圧、−５
ｖの電圧を交互にスイッチング信号ＳＴＩとして出力す
る。このスイッチング信号ＳＴ１はスイッチＳ１と８４
に加えられる。一方スイツチング信号ＳＴＩはインバー
タ３１を介してスイッチング信号ＳＴ２に反転されてス
イッチＳ２と８３に加えられる。これらスイッチ８１〜
Ｓ４はスイッチング信号ＳＴＩ、５Ｔ２（７）＋５Ｖレ
ベル入力、−５ｖレベル入力に応じてオン、オフされる
。すなわち、第４図のタイムチャートに示すように区間
Ｆ１ではスイッチＳ２、Ｓ３がオンされるとともにスイ
ッチＳ１、Ｓ４がオフされる（ゼロ調時）。このとき差
動増幅器Ｑ３からは（１４）式に示す電圧ｖｅ、つまり
オフセット値が出力される。ただし、（１４）式におい
てオフセット電圧Ｖ６、ＶＢは零である。つぎの区間Ｆ
２（計測時）ではスイッチＳ１、Ｓ４がオンされるとと
もにスイッチＳ２、Ｓ３がオフされる。このとき差動増
幅器Ｑ３からは（２４）式に示す電圧ｖｅ、つまり計測
値が出力される。ただしく２４）式における電圧第２項
のオフセット電圧ｖ７はほとんど零と考えてよい。

区間Ｆ２ではスイッチＳ４かオンされているので差動増
幅器Ｑ３の出力ｖｅ−Ｇ＋　　（ｖｒ−ｖｓ）がオペア
ンプＱ５のプラス入力端子に加えられ、これが同オペア
ンプＱ５から計測値ｖ０．とじて出力される。一方、区
間Ｆ１ではスイッチＳ４がオフされている。このため、
前回の区間Ｆ２においてコンデンサＣ２に充電、保持さ
れた電圧Ｇ（ｖｒ−ｖｓ）が放電されてオペアンプＱ５
のプラス入力端子に加えられ、これが同オペアンプＱ５
から計肺Ｊ値ｖ０゜１として出力される。このようにし
てオペアンプＱ５からはオフセット分を含まない計測値
Ｖ６ｕｌ−Ｇ、（ｖｒ−ｖｓ）が常時出力されることに
なる。

以上説明した実施例では差動増幅器Ｑ３のプラス入力端
子前においてスイッチによる切り替えを行わずに常時同
じ電圧（ｖ　ｒ十ｖ４　）を加えるようにしている。こ
の利点について説明する。第５図は差動増幅器ＡＭＰの
プラス入力端子前においてスイッチによる切り替えを行
う回路を示す。

同図に示す回路では第６図のタイムチャートに示すよう
に区間Ｈ１においてスイッチＳ１１、Ｓ１４がオンされ
るとともにスイッチＳ１２．８１３がオフされる。また
区間Ｈ２ではスイッチＳ１１、Ｓ１４がオフされるとと
もにスイッチＳ１２．３１３がオンされる。このため差
動増幅器ＡＭＰのマイナス入力端子２点における電圧は
区間Ｈ２から区間Ｈ１に変化するときＯＶからＶＡ（入
力Ａ）に変化する。そして差動増幅器ＡＭＰのプラス入
力端子１点における電圧は区間Ｈ２から区間Ｈ１に変化
するときＯＶからＶａ（入力Ｂ）に変化する。このよう
にＰ点における電圧の立ち上がり（ＤＩにて示す）とＴ
点における電圧の立ち上がり（Ｄ２にて示す）に起因し
てＥに示すように区間Ｈ１の初めの部分で差動増幅器Ａ
ＭＰの出力ｖｏに、アナログスイッチの立ち上がり時間
遅れに起因したハザードが生じてしまうことになる。

また区間Ｈ１から区間Ｈ２に変化するときも同様であり
、ハザードが生じてしまう。このため差動増幅器ＡＭＰ
の本来の出力Ｖ　ｏ　＝　Ｒｆ　／　Ｒｏ　　（ＶＢＶ
Ａ）を正確に得ることができないことになる。しかし、
前述した実施例では差動増幅器のプラス入力端子前にお
いてスイッチによる切り替えを行わないようにしている
のでこのようなハザードは発生せず、差動増幅器から所
期の計測値を正確に得ることかできるという効果を得て
いる。

なお実施例では温度制御回路に適用される場合について
説明したが本発明としてはこれに限定されることなく入
力される２種類の信号の偏差を出力する比較器回路であ
れば任意に適用可能である。

〔発明の効果〕

以上説明したように本発明によれば汎用のオペアンプを
使用したとしてもオフセットドリフトを低減させること
ができる。したがってＡｓ１ｃ化が容易で、かつオフセ
ットドリフトを大幅に低減することができる比較器回路
が実現される。

【図面の簡単な説明】

第１図は本発明に係る比較器回路のオフセットドリフト
低減装置の実施例の構成を概念的に示す回路図、第２図
は本発明に係る比較器回路のオフセットドリフト低減装
置の実施例の具体的な構成を示す回路図、第３図は第２
図に示す回路を簡略化した回路構成を示す回路図、第４
図は第３図に示す回路の各部の変化の様子を示すタイム
チャート、第５図は実施例の効果を説明するために用い
た図で、差動増幅器のプラス入力端子の手前においてア
ナログスイッチによる切り替えを行う回路を示す回路図
、第６図は第５図に示す回路の各部の変化の様子を示す
タイムチャート、第７図は従来の比較器回路の構成を示
す回路図である。 １．２．３、Ｓｌ、Ｓ２、ｓ３、ｓ４　スイッチ、Ｃ，
ＣＩ、Ｃ２・＝　］ンデンサ、Ｒ，Ｒｒ・設定用ボリュ
ーム、Ｒｓ・・温度センサ、Ｑ１〜Ｑ８・・・オペアン
プ。 （ａ） （ｂ） 第１図 第４図 第５図 唱

Claims (1)

1. 【特許請求の範囲】 　第１の入力端子に加えられる第１の信号と第２の入力
   端子に加えられる第２の信号との偏差を出力端子から出
   力する比較器を有した比較器回路において、 前記比較器の出力端子と第１の入力端子とを結ぶ第１の
   線路および前記第２の信号を前記第１の入力端子に加え
   る第２の線路を設けるとともに、前記第１の線路にその
   一端が接続されたコンデンサと、 前記比較器の第１の入力端子に対する前記第１および第
   ２の信号の入力をそれぞれ開閉する第１および第２のス
   イッチと、 前記比較器の出力端子と前記コンデンサ間の前記第１の
   線路を開閉する第３のスイッチと、前記比較器から前記
   偏差を取り出す際に、前記第１のスイッチを開とし、か
   つ前記第２および第３のスイッチを閉じ、その後前記第
   １のスイッチを閉じ、かつ前記第２および第３のスイッ
   チを開とするよう前記第１、第２および第３のスイッチ
   の開閉制御を行う手段と を具えたことを特徴とする比較器回路のオフセットドリ
   フト低減装置。