JPS5929431A - リ−ド修正方法 - Google Patents
リ−ド修正方法Info
- Publication number
- JPS5929431A JPS5929431A JP57140255A JP14025582A JPS5929431A JP S5929431 A JPS5929431 A JP S5929431A JP 57140255 A JP57140255 A JP 57140255A JP 14025582 A JP14025582 A JP 14025582A JP S5929431 A JPS5929431 A JP S5929431A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- bonding
- semiconductor element
- inner lead
- deformation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はテープキャリア方式による半導体装置の製造方
法に係υ、特に半導体素子の電極とテープキャリア内に
形成されたインナーリードとをボンディングした後の各
インナーリードの変形を修正する方法に関する。
法に係υ、特に半導体素子の電極とテープキャリア内に
形成されたインナーリードとをボンディングした後の各
インナーリードの変形を修正する方法に関する。
従来、半導体素子内部の電極と外部回路即ちパッケージ
間の接続は一般にはワイヤーボンディングによって行な
われて来たが、このワイヤボンディングは本質的に一点
ごとの接続法である為、接続の自動化が進んでいる現在
に於ても、半導体装置組立工程の中でも多大な割合を占
め、組Ｖコスト低減の為に大きなポイントになっている
。更にＬＳＩ化に伴い端子数が多くなると、上記問題は
更に重要となると共に、ワイヤボンディングの加工精度
が多端子化に伴う要求される寸法精度に追いつけなくな
って来る傾向にある。テープキャリア方式は、これらの
問題を解決する接続技術として最近脚光を浴びている方
式である。
間の接続は一般にはワイヤーボンディングによって行な
われて来たが、このワイヤボンディングは本質的に一点
ごとの接続法である為、接続の自動化が進んでいる現在
に於ても、半導体装置組立工程の中でも多大な割合を占
め、組Ｖコスト低減の為に大きなポイントになっている
。更にＬＳＩ化に伴い端子数が多くなると、上記問題は
更に重要となると共に、ワイヤボンディングの加工精度
が多端子化に伴う要求される寸法精度に追いつけなくな
って来る傾向にある。テープキャリア方式は、これらの
問題を解決する接続技術として最近脚光を浴びている方
式である。
テープキャリア方式は、まずフィルムチームに銅（Ｃｕ
）箔を貼シ付けこのＣｕ箔をホトエツチングしてフィ
ルムテープ上にリードフレームを形成し、一方、半導体
素子側接続電極部に金（Ａｕ）のバンプを形成しこれを
リードフレーム内インナーリードに一括ボンディングす
ることによってテープキャリアにマウントされた半導体
装置を得ることができる。
）箔を貼シ付けこのＣｕ箔をホトエツチングしてフィ
ルムテープ上にリードフレームを形成し、一方、半導体
素子側接続電極部に金（Ａｕ）のバンプを形成しこれを
リードフレーム内インナーリードに一括ボンディングす
ることによってテープキャリアにマウントされた半導体
装置を得ることができる。
これらのテープキャリア方式に於る半導体素子の電極に
接続すべきインナーリード先端部は極めて薄く且つ細く
形成しなければ力らない。通常厚さは３０〜４０μｍ１
幅は８０〜１２０μｎ】程度である。従って、僅かの機
械的圧力即ち接合時のボンディング圧力によっであるい
は接合時の熱の影響等により容易に変形してしまう。ま
た電極部に形成されたバンプは半導体素子表面よシ１０
〜３０μｍ程度突出しているがその量が極めて僅かな為
インナーリードの微小な変形によシこのインナーリード
が半導体素子の電極以外の場所、特に素子周辺部に接触
し電気的に短絡状態を引き起すことがある。
接続すべきインナーリード先端部は極めて薄く且つ細く
形成しなければ力らない。通常厚さは３０〜４０μｍ１
幅は８０〜１２０μｎ】程度である。従って、僅かの機
械的圧力即ち接合時のボンディング圧力によっであるい
は接合時の熱の影響等により容易に変形してしまう。ま
た電極部に形成されたバンプは半導体素子表面よシ１０
〜３０μｍ程度突出しているがその量が極めて僅かな為
インナーリードの微小な変形によシこのインナーリード
が半導体素子の電極以外の場所、特に素子周辺部に接触
し電気的に短絡状態を引き起すことがある。
第１図はテープキャリア方式による半導体装置の斜視図
である。フィルムチーム１上にリードフレーム２が形成
されておシ、リードフレーム２のインナーリード３はフ
ィルムテープ１にあけられている素子組込み用窓４上に
突出し、その先端が半導体素子５のバンプ６にボンティ
ングされている。そしてフィルムテープ１には送シ及び
位置決め等に使用されるパーフォレーション７があけら
れ、更にフィルムテープ１上にはリードフレーム２が一
定の間隔をもって連続して形成されている。
である。フィルムチーム１上にリードフレーム２が形成
されておシ、リードフレーム２のインナーリード３はフ
ィルムテープ１にあけられている素子組込み用窓４上に
突出し、その先端が半導体素子５のバンプ６にボンティ
ングされている。そしてフィルムテープ１には送シ及び
位置決め等に使用されるパーフォレーション７があけら
れ、更にフィルムテープ１上にはリードフレーム２が一
定の間隔をもって連続して形成されている。
第２図は第１図のテープキャリアの断面図でおる。半導
体素子５のバング６にボンティングされているインナー
リード３が変形し半導体素子５の端部８に接触している
状態即ちエツジタッチを起している。この様なリード変
形の要因として主にボンディング時の荷重によるリード
の塑性変形及びボンディング時必要な加熱によるリード
の熱膨張であると経験的に知られている。しかしこの様
な圧力及び熱は、本ボンディング方式には必要不可欠の
ものでおυこれによるインナーリードの変形は不可避で
ある。この為対策としてボンディング後この変形したリ
ードを修正する作業工程が必要になっている。これは例
えば半導体素子の外径寸法より僅かに大きな穴を持つ修
正型の穴に半導体素子を嵌合する様に位置決めし上部よ
シ半導体素子おるいはインナーリードを介して半導体素
子全体を修正型に沈みこまぜるように修正用ポンチで加
圧するようなリード修正型及び修正ポンチ等による修正
方法、あるいはボンディング前にテープキャリア内のイ
ンナーリードをリード成形型等によυエツジタッチしに
くい様々形状にリード成形をする等いずれにしても伺ら
かの別作茅工稈を対策として必要とする大きな欠点を持
っていた。
体素子５のバング６にボンティングされているインナー
リード３が変形し半導体素子５の端部８に接触している
状態即ちエツジタッチを起している。この様なリード変
形の要因として主にボンディング時の荷重によるリード
の塑性変形及びボンディング時必要な加熱によるリード
の熱膨張であると経験的に知られている。しかしこの様
な圧力及び熱は、本ボンディング方式には必要不可欠の
ものでおυこれによるインナーリードの変形は不可避で
ある。この為対策としてボンディング後この変形したリ
ードを修正する作業工程が必要になっている。これは例
えば半導体素子の外径寸法より僅かに大きな穴を持つ修
正型の穴に半導体素子を嵌合する様に位置決めし上部よ
シ半導体素子おるいはインナーリードを介して半導体素
子全体を修正型に沈みこまぜるように修正用ポンチで加
圧するようなリード修正型及び修正ポンチ等による修正
方法、あるいはボンディング前にテープキャリア内のイ
ンナーリードをリード成形型等によυエツジタッチしに
くい様々形状にリード成形をする等いずれにしても伺ら
かの別作茅工稈を対策として必要とする大きな欠点を持
っていた。
本発明の目的は上記欠点即ちテープキャリア方式に付随
するインナーリードの変形に対して、リード修正という
作業工程を増やすこと無く、ボンディング時に於てこれ
を解決するリード修正方法を提供するものである。
するインナーリードの変形に対して、リード修正という
作業工程を増やすこと無く、ボンディング時に於てこれ
を解決するリード修正方法を提供するものである。
本発明のリード修正方法は、従来の梯にボンディング前
もしくは後工程に於てリード修正を行なうのでは無くボ
ンディング動作に於てリード変形を修正する様な動作機
能を有することを特徴としたものである。
もしくは後工程に於てリード修正を行なうのでは無くボ
ンディング動作に於てリード変形を修正する様な動作機
能を有することを特徴としたものである。
以下本発明を図面を用いて詳述する。第３図（ａ）〜（
Ｃ）は本発明の説明図であり、各図はインナーリードボ
ンディング時に於るリード修正動作を示すものであり、
９け半導体素子５をワックスもしくは真空吸着等により
保持しているボンディングステージであり、１０は半導
体素子５のバンプ６及びフィルムテープ１のインナーリ
ード３との三者の位置整合の後に熱圧着、共晶反応等に
よりボンディングするボンディングツール、１１はテー
プキャリアを保持しているテープガイドである。先ず第
３図（ａ）は、上記の様な配置に於てインナーリードボ
ンディングが開始された状態であり、ボンディングツー
ル１０の加圧加熱によシインナーリード３の変形即ちエ
ツジタッチを起しているところである。第３図（ｂ）は
本発明のボンティング時に於るリード修正動作を示する
ものであり、ボンディングツール１０がインナーリード
３とバンプ６を押えつけているボンデ（ング動作状態に
於て、フィルムテープ１はテープガイド１１．により保
持され々から上方に位置移動する。この時、リード変形
を起していだ−ｆンナーリード３はエツジタッグ−及び
リードのタルミは修ｉＥさハるものである、。
Ｃ）は本発明の説明図であり、各図はインナーリードボ
ンディング時に於るリード修正動作を示すものであり、
９け半導体素子５をワックスもしくは真空吸着等により
保持しているボンディングステージであり、１０は半導
体素子５のバンプ６及びフィルムテープ１のインナーリ
ード３との三者の位置整合の後に熱圧着、共晶反応等に
よりボンディングするボンディングツール、１１はテー
プキャリアを保持しているテープガイドである。先ず第
３図（ａ）は、上記の様な配置に於てインナーリードボ
ンディングが開始された状態であり、ボンディングツー
ル１０の加圧加熱によシインナーリード３の変形即ちエ
ツジタッチを起しているところである。第３図（ｂ）は
本発明のボンティング時に於るリード修正動作を示する
ものであり、ボンディングツール１０がインナーリード
３とバンプ６を押えつけているボンデ（ング動作状態に
於て、フィルムテープ１はテープガイド１１．により保
持され々から上方に位置移動する。この時、リード変形
を起していだ−ｆンナーリード３はエツジタッグ−及び
リードのタルミは修ｉＥさハるものである、。
次に第３図（Ｃ）に於てボンディングツール１０は上ゼ
しそれと共にボンディングステージ９はボンディングさ
れた半導体素子５を分離する為にワックスで保持されて
いた場合は図の様にボンディングステージ９を下方に移
動し分離させ真空吸着保持されていたす１合は真空を切
ることにより分離させてボンディングが完了されるもの
である１、ξの様なリード修正に於てフィルムテープを
上方に移動する貧によってリード修正−駅の訓整が可能
なこと更に本発、明をフィルムテープ側の移動によって
説明しだが半導体津子側即ちボンディングステージの移
動及び真空吸着保持の０Ｎ−０１”Ｉ”のタイミングに
於てもこのリード修正が可能である。
しそれと共にボンディングステージ９はボンディングさ
れた半導体素子５を分離する為にワックスで保持されて
いた場合は図の様にボンディングステージ９を下方に移
動し分離させ真空吸着保持されていたす１合は真空を切
ることにより分離させてボンディングが完了されるもの
である１、ξの様なリード修正に於てフィルムテープを
上方に移動する貧によってリード修正−駅の訓整が可能
なこと更に本発、明をフィルムテープ側の移動によって
説明しだが半導体津子側即ちボンディングステージの移
動及び真空吸着保持の０Ｎ−０１”Ｉ”のタイミングに
於てもこのリード修正が可能である。
以上、本発明のリード修正方法によると、従来のような
リード修正工程をボンディング作業と別に行なうこと無
く、エツジタッチの無い安定し７たインナーリードボン
ディング状態を提供し２、一連のテープキャリア方式の
半導体装置の製造に於て
リード修正工程をボンディング作業と別に行なうこと無
く、エツジタッチの無い安定し７たインナーリードボン
ディング状態を提供し２、一連のテープキャリア方式の
半導体装置の製造に於て
第１図はテープキャリア方式による＃導体装置の斜視図
、第２図は第１図の断面図、第３図（ａ）〜（Ｃ）は各
７τ本発明実施例のリード修正力法を工程１瞭に説明す
る断面図である。 なお図において、１・・・・・フィルムテープ、２・・
・・・・リードフレーム、３・・・・・・インナーリー
ド、４・・・・・・素子組込み用府、５・・・・・・半
導体素子、６・・・・・・バング、７・・・・・・パー
フォレーション、８・・・・・・半４（Ａ。 素子端部、９・・・・・・ボンディングステージ、１０
・・・・・・ボンディングツール、１］・・・・・・テ
ープガイド、である。
、第２図は第１図の断面図、第３図（ａ）〜（Ｃ）は各
７τ本発明実施例のリード修正力法を工程１瞭に説明す
る断面図である。 なお図において、１・・・・・フィルムテープ、２・・
・・・・リードフレーム、３・・・・・・インナーリー
ド、４・・・・・・素子組込み用府、５・・・・・・半
導体素子、６・・・・・・バング、７・・・・・・パー
フォレーション、８・・・・・・半４（Ａ。 素子端部、９・・・・・・ボンディングステージ、１０
・・・・・・ボンディングツール、１］・・・・・・テ
ープガイド、である。
Claims (1)
- リードフレームの複数個のインナーリードと半導体素子
の複数個の電極とを同時にかつ連続的に接続するテープ
キャリア方式の半導体装置の製造に於て、ボンディング
時にインナーリード先端部と半導体素子のバンプとのボ
ンディング状態を保ちながら、リード変形に対しインナ
ーリードを含むフィルムテープの高さあるいはパンダを
含む半導体素子の高さを移動させ、相互の位置関係を拡
げることによシリード修正することを特徴とするリード
修正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57140255A JPS5929431A (ja) | 1982-08-12 | 1982-08-12 | リ−ド修正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57140255A JPS5929431A (ja) | 1982-08-12 | 1982-08-12 | リ−ド修正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5929431A true JPS5929431A (ja) | 1984-02-16 |
Family
ID=15264525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57140255A Pending JPS5929431A (ja) | 1982-08-12 | 1982-08-12 | リ−ド修正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5929431A (ja) |
-
1982
- 1982-08-12 JP JP57140255A patent/JPS5929431A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3569025B2 (ja) | 半導体装置、およびそれを用いた電子装置 | |
| JPS5929431A (ja) | リ−ド修正方法 | |
| JPH08148623A (ja) | 半導体装置 | |
| JPH011295A (ja) | 半導体製造装置 | |
| JPH0539630Y2 (ja) | ||
| JPS6344998Y2 (ja) | ||
| JPH03228339A (ja) | ボンディングツール | |
| JPH01120856A (ja) | リードフレーム | |
| JPS63208257A (ja) | リ−ドフレ−ム | |
| KR20220062891A (ko) | 인쇄 회로 기판 및 그 인쇄 회로 기판의 제조 방법 | |
| JPS6343897B2 (ja) | ||
| JPS6250057B2 (ja) | ||
| JP3314516B2 (ja) | 前成形ずみフィルムキャリアおよびその製造方法ならびに電子素子およびその製造方法 | |
| JPH0442934Y2 (ja) | ||
| JP2000114446A (ja) | 放熱板付リードフレームの製造方法 | |
| JPH0577936U (ja) | 半導体素子 | |
| JPH04324948A (ja) | ボンディング方法 | |
| JPH10173009A (ja) | Ｔａｂテープおよびそれを用いた半導体装置の製造方法 | |
| JPH05299475A (ja) | 半導体装置およびその製造方法 | |
| JPH03236271A (ja) | 半導体装置用リードフレームの製造方法 | |
| JPS63311732A (ja) | 半導体素子の実装方法 | |
| JPH0497537A (ja) | 半導体装置の実装方法 | |
| JP2004342712A (ja) | 半導体装置の製造方法 | |
| JPH05251502A (ja) | フィルムキャリア半導体装置 | |
| JPS5874064A (ja) | リ−ドフレ−ム |