JPS5928362A - 集積回路チップ支持基板のセラミック表面のきめを制御する方法 - Google Patents
集積回路チップ支持基板のセラミック表面のきめを制御する方法Info
- Publication number
- JPS5928362A JPS5928362A JP58087777A JP8777783A JPS5928362A JP S5928362 A JPS5928362 A JP S5928362A JP 58087777 A JP58087777 A JP 58087777A JP 8777783 A JP8777783 A JP 8777783A JP S5928362 A JPS5928362 A JP S5928362A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ceramic
- ceramic substrate
- substrate
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
- H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Wire Bonding (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Compositions Of Oxide Ceramics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔本発明の分野〕
本発明は、α粒子を吸収して放出しない物質の層を形成
したセラミック、特にこの′ような層を形成した集積回
路チップ搭載用のセラミック基板に、関する。
したセラミック、特にこの′ような層を形成した集積回
路チップ搭載用のセラミック基板に、関する。
セラミックは、集積回路のモジュール基板乃至容器とし
て広く用いられている。セラミック基板の使用によって
、集積回路の製造には多くの利点がもたらされるが、問
題が生じている。例えば。
て広く用いられている。セラミック基板の使用によって
、集積回路の製造には多くの利点がもたらされるが、問
題が生じている。例えば。
最近、集積回路のソフト・エラー率(SER)が、深刻
な問題となっている。最小レベルのSERなら許容でき
るが、大きなレベルのS E Rは、もはや許容できな
い。
な問題となっている。最小レベルのSERなら許容でき
るが、大きなレベルのS E Rは、もはや許容できな
い。
集積回路チップを支持基板に設けるのに、2つの一般的
な方法がある。即ち、1つは、集積回路チップの表を下
にして支持基板の方へ向けて設けるものであり、もう1
つは、その表を上にして、たぶん他のセラミック物質の
方へ向けて設けるものである。伏せて接触させることを
含む前者の技術は、フェイス・ダウン・ボンディング又
はフィリップ・チップ・ボンディングとして、当分野で
は、知られている。後者は、一般に、当分野では、バッ
クサイド・ボンディング即ち背面結合として知られてい
る。本発明は、主として、フェイス・ダウン・ボンディ
ングに関して説明されるが、背面結合されたチップに対
しても同様に適用できる。
な方法がある。即ち、1つは、集積回路チップの表を下
にして支持基板の方へ向けて設けるものであり、もう1
つは、その表を上にして、たぶん他のセラミック物質の
方へ向けて設けるものである。伏せて接触させることを
含む前者の技術は、フェイス・ダウン・ボンディング又
はフィリップ・チップ・ボンディングとして、当分野で
は、知られている。後者は、一般に、当分野では、バッ
クサイド・ボンディング即ち背面結合として知られてい
る。本発明は、主として、フェイス・ダウン・ボンディ
ングに関して説明されるが、背面結合されたチップに対
しても同様に適用できる。
フェイス・ダウン・ボンディングでは、次のようなα粒
子が、SERの問題を生じる一原因となっている。即ち
、集積回路チップ搭載用のセラミック基板中に存在する
放射性不純物から放出されるα粒子である。これらのα
粒子は、基板とチツプどの間の狭いギャップを横切って
、チップに衝突し、電圧ノイズ・バースト(elect
、ronic noisebursl′、、)を生じる
。この電圧ノイズ・バーストは、例えば、集積回路チッ
プの1部分によって検出され、論理信号と間違えられる
。これによって、″ソフト・エラー″と呼ばれる工ら−
を生じることになる。さらに、類似にエラーがメモリで
起き得る。即ち、放射線は、例えば、0を1に変えるよ
うにして、情報ビットを変え得る。
子が、SERの問題を生じる一原因となっている。即ち
、集積回路チップ搭載用のセラミック基板中に存在する
放射性不純物から放出されるα粒子である。これらのα
粒子は、基板とチツプどの間の狭いギャップを横切って
、チップに衝突し、電圧ノイズ・バースト(elect
、ronic noisebursl′、、)を生じる
。この電圧ノイズ・バーストは、例えば、集積回路チッ
プの1部分によって検出され、論理信号と間違えられる
。これによって、″ソフト・エラー″と呼ばれる工ら−
を生じることになる。さらに、類似にエラーがメモリで
起き得る。即ち、放射線は、例えば、0を1に変えるよ
うにして、情報ビットを変え得る。
ソフ1−・エラー率を下げようとする、先行技術の】つ
の方法は、珪素を含む重合体になると考えられている重
合体を、高圧で既に搭載されたチップとその近くのセラ
ミックの表面との間に、吹きつけて、その間に、挿入さ
れた重合体を硬化するものである。その結果得られる硬
化した重合体層は、セラミックにより放出されるα粒子
を吸収するのに適している。従って、α粒子が集積回路
に達するのを防ぐ。この先行技術の方法は、ソフ1−・
エラー率を下げる点では、比較的成果を上げたが、しか
し、この方法は、実施例コストが高い。
の方法は、珪素を含む重合体になると考えられている重
合体を、高圧で既に搭載されたチップとその近くのセラ
ミックの表面との間に、吹きつけて、その間に、挿入さ
れた重合体を硬化するものである。その結果得られる硬
化した重合体層は、セラミックにより放出されるα粒子
を吸収するのに適している。従って、α粒子が集積回路
に達するのを防ぐ。この先行技術の方法は、ソフ1−・
エラー率を下げる点では、比較的成果を上げたが、しか
し、この方法は、実施例コストが高い。
ることに伴なう他の問題は、セラミック基板の多孔性と
表面の粗さである。知られているように、セラミック基
板に付着した金属は、セラミック表面の粗さによって、
非常に影響を受ける。例えば、セラミック表面に過剰に
生じる六が、結果として、金属ラインばかりでなく、金
属ラインとセラミック基板との間にもギャップを形成す
る。これらの金属ラインは、小さい穴に侵入すると、故
障する。
表面の粗さである。知られているように、セラミック基
板に付着した金属は、セラミック表面の粗さによって、
非常に影響を受ける。例えば、セラミック表面に過剰に
生じる六が、結果として、金属ラインばかりでなく、金
属ラインとセラミック基板との間にもギャップを形成す
る。これらの金属ラインは、小さい穴に侵入すると、故
障する。
こうして、一般的に回路は故障してしまうし、このよう
な欠陥を過度に生じている試料は、通常、処分される。
な欠陥を過度に生じている試料は、通常、処分される。
表面を滑かにしたセラミックが市販されているが、これ
らは、一般に高価であり、従って、問題に対する経剤的
に満足な解決を提供するものではない。
らは、一般に高価であり、従って、問題に対する経剤的
に満足な解決を提供するものではない。
セラミック基板の多孔性及び表面の粗さを改善する方法
が、米国特許第4230773号に示されている。この
米国特許は、層を順次形成して、セラミックの表面の粗
さを徐々に改善していく方法を示している。この方法は
、一般に、液体状の有機珪素乃至はエチレン不飽和の有
機珪素化合物のような、少なくとも1つの非重合性珪素
化合物を含む液体状の層を、セラミック基板の少なくと
も1表面に形成することを含む。それから、層を形成し
た基板が、乾燥され、珪素化合物を珪素酸化物に変換す
るために、高温にさらされる。こうして、セラミックに
滑かな表面が提供される。
が、米国特許第4230773号に示されている。この
米国特許は、層を順次形成して、セラミックの表面の粗
さを徐々に改善していく方法を示している。この方法は
、一般に、液体状の有機珪素乃至はエチレン不飽和の有
機珪素化合物のような、少なくとも1つの非重合性珪素
化合物を含む液体状の層を、セラミック基板の少なくと
も1表面に形成することを含む。それから、層を形成し
た基板が、乾燥され、珪素化合物を珪素酸化物に変換す
るために、高温にさらされる。こうして、セラミックに
滑かな表面が提供される。
従って、米国特許第4230773号の方法は、セラミ
ック基板の表面の粗さに刻する1つの解決策を提供する
かも知れないが、先に検討したように、セラミック基板
によって生じるSERの問題については、何ら考慮して
いない。
ック基板の表面の粗さに刻する1つの解決策を提供する
かも知れないが、先に検討したように、セラミック基板
によって生じるSERの問題については、何ら考慮して
いない。
本発明の目的は、集積回路チップ搭載面又は内包面とし
て適する改良されたセラミック表面を提供することであ
る。
て適する改良されたセラミック表面を提供することであ
る。
本発明の実施によって、集積回路チップについてのα粒
子の問題が、解決される。
子の問題が、解決される。
また、本発明の実施によって、セラミック表面の清さが
向上され、且つセラミック表面のきめが制御される。
向上され、且つセラミック表面のきめが制御される。
さらに、本発明の実施によって、集積回路チップのソフ
ト・エラー率が下げられる。
ト・エラー率が下げられる。
本発明の目的は、α粒子を放出しない物質の層を、セラ
ミックの基板又は容器の所定表面に形成することにより
、達成される。
ミックの基板又は容器の所定表面に形成することにより
、達成される。
本書では、集積回路チップを設けるセラミックの基板又
は容器から成る集積回路モジュール並びにその製造方法
について、説明する。さらに、表面のきめを制御しなが
ら、セラミック表面の状態を変える方法について、説明
する二この方法は、α粒子の放出について所定の制限を
有する物質の層をセラミック表面に形成することを含む
。
は容器から成る集積回路モジュール並びにその製造方法
について、説明する。さらに、表面のきめを制御しなが
ら、セラミック表面の状態を変える方法について、説明
する二この方法は、α粒子の放出について所定の制限を
有する物質の層をセラミック表面に形成することを含む
。
第1図及び第2図を用いて、本発明の詳細な説明する。
基板1は、セラミックである。この基板は、本発明によ
って変更及び改良されるが、セラミックの壁部5及び電
子チップ2に面するふた部6を有する様なものであって
も良い。セラミックは、例えば、1. OO0℃までの
高温では揮発しない固体状酸化物又は酸化物の固体状混
合物のような、絶縁性の固体と定義され得る。例えば、
セラミックは、アルミナ及びシリカのような酸化物から
成る。
って変更及び改良されるが、セラミックの壁部5及び電
子チップ2に面するふた部6を有する様なものであって
も良い。セラミックは、例えば、1. OO0℃までの
高温では揮発しない固体状酸化物又は酸化物の固体状混
合物のような、絶縁性の固体と定義され得る。例えば、
セラミックは、アルミナ及びシリカのような酸化物から
成る。
本発明によって準備される典型的なセラミック基板は、
例えば、アルミナ96%とシリカ4%とから成る。さら
に、本発明によってもたらされる利点は、通常不純物を
含むためにα粒子を放出するようなセラミックも、使用
できることである。
例えば、アルミナ96%とシリカ4%とから成る。さら
に、本発明によってもたらされる利点は、通常不純物を
含むためにα粒子を放出するようなセラミックも、使用
できることである。
このようなセラミック基板からのα粒子の放出レベルは
、例えば、300α/ al 1時間くらいまでである
。
、例えば、300α/ al 1時間くらいまでである
。
本発明によって、セラミック基板の表面に適合できる物
質の層4が、その基板の少なくとも1表面の少なくとも
1部分に形成される。適合性に加えて、本発明の目的を
達成するために、セラミック基板に形成される層は、α
粒子線を吸収でき、また、それ自体、α粒子を放出しな
いものでなければならない。α粒子を放出しないとは、
層物質がα粒子を全く放出しないか、又は、0.003
α/c111/時間以」二は放出しないこと、を意味す
る。
質の層4が、その基板の少なくとも1表面の少なくとも
1部分に形成される。適合性に加えて、本発明の目的を
達成するために、セラミック基板に形成される層は、α
粒子線を吸収でき、また、それ自体、α粒子を放出しな
いものでなければならない。α粒子を放出しないとは、
層物質がα粒子を全く放出しないか、又は、0.003
α/c111/時間以」二は放出しないこと、を意味す
る。
特に、本発明により形成さAしる層に適した物質は、ア
ルミナ、セリア、シリカ、ジルコニア、チタニア等のよ
うな耐火性酸化物を含む耐火性物質である。α粒子線を
避けるために、一般に、これらの層物質は、比較的高純
度である。例えば、高純度のアルミナ(ウランの含有が
109よりも少ない)が、層物質としては好ましい。
ルミナ、セリア、シリカ、ジルコニア、チタニア等のよ
うな耐火性酸化物を含む耐火性物質である。α粒子線を
避けるために、一般に、これらの層物質は、比較的高純
度である。例えば、高純度のアルミナ(ウランの含有が
109よりも少ない)が、層物質としては好ましい。
一般に、本発明による層は、通常の手順によって、セラ
ミック基板に形成され得る。典型的には。
ミック基板に形成され得る。典型的には。
このような手順は、浸漬、吹付け、蒸着、スパッタリン
グ、スピン・コーティング、フロー°コーティング、ス
クリーン印刷、電気泳動等である。
グ、スピン・コーティング、フロー°コーティング、ス
クリーン印刷、電気泳動等である。
本発明を実施する1方法は、セラミック基板に、粒子を
コロイド状散布して層を形成することである。ゾルと称
されるこのような散布層には、コロイド状粒子(即ち、
典型的には0.001乃至1μmの径が含まれる。そし
て、この層は、乾燥及び続く焼成のときに、保護酸化物
層に変えられる。
コロイド状散布して層を形成することである。ゾルと称
されるこのような散布層には、コロイド状粒子(即ち、
典型的には0.001乃至1μmの径が含まれる。そし
て、この層は、乾燥及び続く焼成のときに、保護酸化物
層に変えられる。
コロイド状粒子は、液相では実質的に塊にならないので
、この結果、セラミック基板の表面に移動して、米国特
許第4297246号に示されているような緻密な保護
セラミック層を形成するために続いて焼成されるときに
、それらは、十分に緻密になる。代わりに、より弾力性
のある層を形成するために、塊になったコロイド状粒子
をある割合で含ませることもできる。これによって、続
く焼成のときに、ひび焼きを生じなくなる。液状媒体は
、例えば、水(この場合には、少量の表面活性剤を付加
すると良い)、又は液体状の有機物質である。
、この結果、セラミック基板の表面に移動して、米国特
許第4297246号に示されているような緻密な保護
セラミック層を形成するために続いて焼成されるときに
、それらは、十分に緻密になる。代わりに、より弾力性
のある層を形成するために、塊になったコロイド状粒子
をある割合で含ませることもできる。これによって、続
く焼成のときに、ひび焼きを生じなくなる。液状媒体は
、例えば、水(この場合には、少量の表面活性剤を付加
すると良い)、又は液体状の有機物質である。
ある操作で、最終的に所望の厚さく10乃至50μm)
の層を達成する確率を上げるために、例えば、より大き
な径の粒子(例えば、0.05乃至5μmの範回)を用
いるのが望ましい。このような粒子は、通常、シリカ、
アルミナ、チタニア等の酸化物又はそれらの混合したも
のであろう。
の層を達成する確率を上げるために、例えば、より大き
な径の粒子(例えば、0.05乃至5μmの範回)を用
いるのが望ましい。このような粒子は、通常、シリカ、
アルミナ、チタニア等の酸化物又はそれらの混合したも
のであろう。
物質粒子のサイズを制御することは、例えば、形成層の
最終的な表面のきめが制御されるような方法を提供する
という利点をさらにもたらす。これらの目的にそう粒子
サイズは、0.5μITIから約5μmの範囲である。
最終的な表面のきめが制御されるような方法を提供する
という利点をさらにもたらす。これらの目的にそう粒子
サイズは、0.5μITIから約5μmの範囲である。
さらに、散布される粒状物質中の液状媒体を、例えば、
シリカの前駆物質で構成するように、変更することもで
きる。この液体は、商標名Q u r a mとしてE
mery Indus七ries 、 Inc、から市
販されている第4アンモニウム珪酸塩、又はDow C
orning社から市販されている表面活性剤Dow
Corning 193のように、本来、有機物質であ
る。
シリカの前駆物質で構成するように、変更することもで
きる。この液体は、商標名Q u r a mとしてE
mery Indus七ries 、 Inc、から市
販されている第4アンモニウム珪酸塩、又はDow C
orning社から市販されている表面活性剤Dow
Corning 193のように、本来、有機物質であ
る。
本発明によりセラミック基板に層を形成することは、例
えば、基板をゾルその他の層形成媒体中に浸漬し、基板
上のゾル層から液状媒体を蒸発その他の方法で除去する
ことにより、非常に簡単に、行なうことができる。それ
から、層を形成した基板が、焼成される。即ち通常約8
00℃乃至約1200℃の範囲である高温にさらされる
。焼成に必要な時間は、一般に、約0.25時間乃至約
1時間である。層物質とセラミック基板表面との安定し
た結合を結果として生じる焼成処理は、空気中又は不活
性雰囲気中におけるような、S$の界囲気条件下で1行
なうことができる。
えば、基板をゾルその他の層形成媒体中に浸漬し、基板
上のゾル層から液状媒体を蒸発その他の方法で除去する
ことにより、非常に簡単に、行なうことができる。それ
から、層を形成した基板が、焼成される。即ち通常約8
00℃乃至約1200℃の範囲である高温にさらされる
。焼成に必要な時間は、一般に、約0.25時間乃至約
1時間である。層物質とセラミック基板表面との安定し
た結合を結果として生じる焼成処理は、空気中又は不活
性雰囲気中におけるような、S$の界囲気条件下で1行
なうことができる。
また、層物質の構成として、例えば、安定剤、消泡剤等
の他の成分を含めることができる。
の他の成分を含めることができる。
その上、本発明では、全セラミック基板、即ち全表面に
層が形成されても良いし、又は、例えば、1以上の集積
回路チップが設けられる表面のような単なる1つの表面
に層が形成されても良いことは、理解すべきである。さ
らに、例えば、1以上の集積回路チップが設けられる、
表面の1部分にのみに層を形成しても良い。
層が形成されても良いし、又は、例えば、1以上の集積
回路チップが設けられる表面のような単なる1つの表面
に層が形成されても良いことは、理解すべきである。さ
らに、例えば、1以上の集積回路チップが設けられる、
表面の1部分にのみに層を形成しても良い。
本発明の前記プロセスによって形成されたセラミック基
板は、α粒子線がその上に設けられた集積回路チップに
達するのを防ぐし、また、多孔性及び粗さが改善される
。従って、形成層は、セラミック基板から出るα粒子を
吸収し、同時に小さな六及び他の表面欠陥が形成される
。
板は、α粒子線がその上に設けられた集積回路チップに
達するのを防ぐし、また、多孔性及び粗さが改善される
。従って、形成層は、セラミック基板から出るα粒子を
吸収し、同時に小さな六及び他の表面欠陥が形成される
。
典型的な集積回路モジュールの形成においては、前記の
ようにセラミック基板に層を形成した後で、層が形成さ
れたセラミック基板の表面は、通常の手順によって、配
線が形成される。典型的には、セラミック基板に回路配
線を形成するために、配線形成の手順には、クロム/銅
のような金属を真空蒸着又は真空スパツクすることが、
含まれる。
ようにセラミック基板に層を形成した後で、層が形成さ
れたセラミック基板の表面は、通常の手順によって、配
線が形成される。典型的には、セラミック基板に回路配
線を形成するために、配線形成の手順には、クロム/銅
のような金属を真空蒸着又は真空スパツクすることが、
含まれる。
それから、配線形成された基板は、ハンダ浴中に浸漬さ
れる。次に、付着されたハンダは、加熱されて、ハンダ
・ボールが形成される。そして、集積回路チップが、ハ
ンダ・ボールを有する基板に、さかさまにして設けられ
る。このチップは、次のような炉の中を通すことにより
、結合される。即ち、接続領域のハンダを溶かすのに十
分な温度まで並びに時間の間、ハンダ接点及び接続領域
を加熱して、この温度で一体的なハンダの塊りを形成す
ることが、行なわれる。結果として、第1図に示したよ
うな構造になる。
れる。次に、付着されたハンダは、加熱されて、ハンダ
・ボールが形成される。そして、集積回路チップが、ハ
ンダ・ボールを有する基板に、さかさまにして設けられ
る。このチップは、次のような炉の中を通すことにより
、結合される。即ち、接続領域のハンダを溶かすのに十
分な温度まで並びに時間の間、ハンダ接点及び接続領域
を加熱して、この温度で一体的なハンダの塊りを形成す
ることが、行なわれる。結果として、第1図に示したよ
うな構造になる。
背面結合される電子チップに対する構造を、第2図に示
す。このような構造では、チップは、セラミックの壁部
5及びふた部6からα粒子を受ける。このような壁部及
びふた部には、また、本発明によって、放射線を防ぐた
めに、層が形成され得る。
す。このような構造では、チップは、セラミックの壁部
5及びふた部6からα粒子を受ける。このような壁部及
びふた部には、また、本発明によって、放射線を防ぐた
めに、層が形成され得る。
本発明をどのように実施するのかをさらに良く理解して
もらうために、以下に2つの例を示す。
もらうために、以下に2つの例を示す。
〔例1〕
粒子アルミナ(粒子サイズ1乃至3μm、即ち10g)
がアルミニウム第2ブ1−オキサイド(aluIIli
num 5ecoudary butoxide)のよ
うな、適切な有機の前駆物質を用いて調合された、コロ
イド状散布のアルミナ(100g)と、混ぜ合される。
がアルミニウム第2ブ1−オキサイド(aluIIli
num 5ecoudary butoxide)のよ
うな、適切な有機の前駆物質を用いて調合された、コロ
イド状散布のアルミナ(100g)と、混ぜ合される。
この混合したものが、小滴の形で回路しているセラミッ
ク基板の上に落とさh、一様な層にされて、それから、
例えば120℃で乾燥される。そして。
ク基板の上に落とさh、一様な層にされて、それから、
例えば120℃で乾燥される。そして。
層形成された基板は、空圧中、1200℃で15分間、
焼成され、表面の粗さが制御された付着層が形成される
。
焼成され、表面の粗さが制御された付着層が形成される
。
〔例2〕
Dow Corning社の表面活性剤DC196(3
00g)が、コロイド状散布のベーマイ1〜・アルミナ
(200g)と、混ぜ合される。この混合したものが、
小滴の形で回路しているセラミック基板の上に落とされ
、一様な層にされて、乾燥される。
00g)が、コロイド状散布のベーマイ1〜・アルミナ
(200g)と、混ぜ合される。この混合したものが、
小滴の形で回路しているセラミック基板の上に落とされ
、一様な層にされて、乾燥される。
層形成された基板は、例えば120℃で乾燥され、そし
て空気中、850℃で15分間、焼成される。
て空気中、850℃で15分間、焼成される。
この結果、より小さな粒状アルミナを用いたので、例1
で示したものよりもずっと滑らな(表面の粗さく1μm
)付着層が、形成される。
で示したものよりもずっと滑らな(表面の粗さく1μm
)付着層が、形成される。
第1図は、セラミックの基部とフェイス・ダウン集積回
路チップとの間にα粒子を放出しない層を設けたセラミ
ック基板を示す、本発明により形成された集積回路モジ
ュールの側面図である。第2図は、電子チツ゛プを背面
で結合しセラミックの壁部及びふた部にα粒子を放出し
ない層を形成した、集積回路モジュールの側面図である
。 ■・・・・セラミック基板、2・・・・電子チップ、3
・・・・ハンダ・ボール、4・・・・α粒子吸収層。
路チップとの間にα粒子を放出しない層を設けたセラミ
ック基板を示す、本発明により形成された集積回路モジ
ュールの側面図である。第2図は、電子チツ゛プを背面
で結合しセラミックの壁部及びふた部にα粒子を放出し
ない層を形成した、集積回路モジュールの側面図である
。 ■・・・・セラミック基板、2・・・・電子チップ、3
・・・・ハンダ・ボール、4・・・・α粒子吸収層。
Claims (1)
- 電子チップを設ける部分の表面に、α粒子を吸収して放
出しない物質の層を形成したことを特徴とする、セラミ
ック構造体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US400813 | 1982-07-22 | ||
US06/400,813 US4528212A (en) | 1982-07-22 | 1982-07-22 | Coated ceramic substrates for mounting integrated circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5928362A true JPS5928362A (ja) | 1984-02-15 |
JPS6354221B2 JPS6354221B2 (ja) | 1988-10-27 |
Family
ID=23585136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58087777A Granted JPS5928362A (ja) | 1982-07-22 | 1983-05-20 | 集積回路チップ支持基板のセラミック表面のきめを制御する方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4528212A (ja) |
EP (1) | EP0099570B1 (ja) |
JP (1) | JPS5928362A (ja) |
DE (1) | DE3379522D1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013028679A (ja) * | 2011-07-27 | 2013-02-07 | Nitto Denko Corp | 半導体装置製造用の接着シート、ダイシングフィルム一体型半導体装置製造用の接着シート、及び、当該半導体装置製造用の接着シートを有する半導体装置 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60204637A (ja) * | 1984-03-19 | 1985-10-16 | Nippon Electric Glass Co Ltd | 低融点封着用組成物 |
JPS6148123A (ja) * | 1984-08-15 | 1986-03-08 | Sumitomo Special Metals Co Ltd | 記録デイスク用基板の製造方法 |
US5165983A (en) * | 1984-09-30 | 1992-11-24 | Kabushiki Kaisha Toshiba | Method for production of aluminum nitride ceramic plate |
EP0196865B1 (en) * | 1985-03-27 | 1990-09-12 | Ibiden Co, Ltd. | Electronic circuit substrates |
FR2584863B1 (fr) * | 1985-07-12 | 1988-10-21 | Inf Milit Spatiale Aeronaut | Composant electronique durci vis-a-vis des radiations |
JPS62120629A (ja) * | 1985-11-20 | 1987-06-01 | Sumitomo Special Metals Co Ltd | 磁気ディスク及びその製造方法 |
US5165981A (en) * | 1987-03-20 | 1992-11-24 | Sumitomo Electric Industries, Ltd. | Ceramic substrate and preparation of the same |
US4832870A (en) * | 1988-06-20 | 1989-05-23 | The United States Department Of Energy | Electrically conductive composite material |
US4995947A (en) * | 1988-06-29 | 1991-02-26 | The United States Of America As Represented By The Department Of Energy | Process for forming a metal compound coating on a substrate |
FR2640428B1 (fr) * | 1988-12-09 | 1992-10-30 | Thomson Csf | Procede de durcissement vis-a-vis des rayonnements ionisants de composants electroniques actifs, et composants durcis de grandes dimensions |
US5316854A (en) * | 1991-12-06 | 1994-05-31 | Ppg Industries, Inc. | Glass or quartz articles having high temperature UV absorbing coatings containing ceria |
US5626943A (en) * | 1994-06-02 | 1997-05-06 | The Carborundum Company | Ultra-smooth ceramic substrates and magnetic data storage media prepared therefrom |
US5480695A (en) * | 1994-08-10 | 1996-01-02 | Tenhover; Michael A. | Ceramic substrates and magnetic data storage components prepared therefrom |
US6699450B2 (en) | 1999-01-08 | 2004-03-02 | Redunndant Materials, Inc. | Carbide material by electromagnetic processing |
US6545330B1 (en) | 2000-07-12 | 2003-04-08 | International Business Machines Corporation | On chip alpha-particle detector |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5598846A (en) * | 1979-01-22 | 1980-07-28 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device |
JPS55163850A (en) * | 1979-06-08 | 1980-12-20 | Fujitsu Ltd | Semiconductor device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2857147C2 (de) * | 1977-11-01 | 1987-03-26 | Atomic Energy Authority Uk | Verfahren zur Beschichtung eines Substrats mit einem feuerfesten Material |
US4230773A (en) * | 1978-12-04 | 1980-10-28 | International Business Machines Corporation | Decreasing the porosity and surface roughness of ceramic substrates |
-
1982
- 1982-07-22 US US06/400,813 patent/US4528212A/en not_active Expired - Lifetime
-
1983
- 1983-05-20 JP JP58087777A patent/JPS5928362A/ja active Granted
- 1983-07-19 EP EP83107059A patent/EP0099570B1/en not_active Expired
- 1983-07-19 DE DE8383107059T patent/DE3379522D1/de not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5598846A (en) * | 1979-01-22 | 1980-07-28 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device |
JPS55163850A (en) * | 1979-06-08 | 1980-12-20 | Fujitsu Ltd | Semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013028679A (ja) * | 2011-07-27 | 2013-02-07 | Nitto Denko Corp | 半導体装置製造用の接着シート、ダイシングフィルム一体型半導体装置製造用の接着シート、及び、当該半導体装置製造用の接着シートを有する半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0099570B1 (en) | 1989-03-29 |
DE3379522D1 (en) | 1989-05-03 |
US4528212A (en) | 1985-07-09 |
JPS6354221B2 (ja) | 1988-10-27 |
EP0099570A2 (en) | 1984-02-01 |
EP0099570A3 (en) | 1986-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5928362A (ja) | 集積回路チップ支持基板のセラミック表面のきめを制御する方法 | |
EP0034455B1 (en) | Semiconductor device having a protective layer, and method for producing it | |
US4323405A (en) | Casing having a layer for protecting a semiconductor memory to be sealed therein against alpha particles and a method of manufacturing same | |
US3793064A (en) | Product and process for cavity metallization of semiconductor packages | |
JPH0840789A (ja) | 平滑なめっき層を有するセラミックスメタライズ基板およびその製造方法 | |
JP2598872B2 (ja) | ガラスセラミックス多層基板 | |
JPS62216983A (ja) | 金属化層を有する窒化アルミニウム焼結体並びにその製造方法 | |
JP2576907B2 (ja) | 回路基板装置の製造方法 | |
JPS5944780B2 (ja) | ガラスモ−ルド型半導体装置の製造方法 | |
JPH0585869A (ja) | 窒化アルミニウムセラミツクスの表面処理方法 | |
JPS62108777A (ja) | セラミツク基板の製造方法 | |
JPH02125728A (ja) | 複合基板およびその製造方法 | |
JPS6033278A (ja) | 封着用ガラス層の形成方法 | |
JPH0132194B2 (ja) | ||
JPS6047412A (ja) | 電子部品の製造方法及び導電性ペ−スト組成物 | |
JPH08264675A (ja) | セラミック製リッド | |
JPH08213499A (ja) | セラミック製パッケージ基体、セラミック製パッケージ及び前記パッケージ基体を用いた封着方法 | |
JPS61212043A (ja) | 半導体実装基板 | |
JPS58110095A (ja) | セラミック基板の製造方法 | |
JPH0559071B2 (ja) | ||
JPH0117074B2 (ja) | ||
JPS59156980A (ja) | 非酸化物系セラミツクス板に金属層を形成する方法 | |
JPS59132503A (ja) | 導電被膜形成用組成物 | |
JPS58173882A (ja) | 回路用基体および印刷回路体 | |
JPS58176187A (ja) | 炭化珪素質基板およびその製造方法 |