JPS5928154B2

JPS5928154B2 - パルスモ−タの駆動装置

Info

Publication number: JPS5928154B2
Application number: JP11994878A
Authority: JP
Inventors: 庸司下嶋; 昭一郎斉藤
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 1978-09-29
Filing date: 1978-09-29
Publication date: 1984-07-11
Also published as: JPS5546898A

Description

【発明の詳細な説明】本発明は、パルスモータの、駆動装置に関し、とくに多
種少量品種のプレス加工品を製造するプレス装置の材料
供給装置に用いるパルスモータの駆動装置に関する。

プレス装置で製品を連続的に加工する場合、材料の無駄
を少なくするため、材料の送り量を正確に制御する必要
があり、また連続的に製品を加工する速度を上げるため
、材料を素早くプレス位置に送り込まなければならない
。

このため、通常ブレス装置の材料供給装置にパルスモー
タを駆動源として使用する。このパルスモータには可成
り高い負荷が掛けられているとともに、材料供給装置の
回転系統のイナーシャが加わるため、始動時に急激に高
い周波数の駆動パルスを印加すると、脱調を起す。また
パルスモータを停止せしめる場合も、印加している、駆
動パルスを急激にしや断すると、回転系統のイナーシャ
で材料の不要な送り込みが起つて、正確な数値制御が不
可能となる。このような不都合を避けるため、従来はパ
ルスモータの駆動回路にコンデンサの充放電力ーブを作
り出すＣＲ回路と、該ＣＲ回路の出力電圧の時間的に変
化する出力電圧に応じて周波数が変化する電圧一周波数
変換回路を設け、パルスモータを始動せしめるときは、
ＣＲ上昇カーブにしたがつてパルスモータに印加する駆
動パルスの周波数を除々’ に上昇せしめるようにし、
またパルスモータを停止せしめるときは、ＣＲ下降カー
ブにしたがつてパルスモータに印加する、駆動パルスの
周波数を除除に下降せしめるように構成している。この
ＣＲ回路のカーブ形状は、時定数によつて決まる単一、
モードとなるため、パルスモータの運転開始時あるいは
停止時における駆動パルスの最適な周波数変化を行なわ
せることができず、したがつてパルスモータの出力トル
クに対して最大公約の加速あるいは減速トルクを選定し
なければならず、高速回転までの所要時間及び停止まで
の所要時間が長くなるという欠点を有する。本発明は、
運転開始時あるいは停止時においてパルスモータが最好
適な条件で始動あるいは停止せしめることができるよう
なパルスモータの制御回路を提供して従来の欠点を改善
しようとするものである。

次に本発明の実施例を詳細に説明する。

第１図は本発明に係るパルスモータの制御回路を示すプ
ロツク図である。

第１図において、１は３ビツト構成の両刃向シフトレジ
スタで、後述する発振器の動作を制御するものである。
３乃至５は発振器であり、各ＣＥ端子がハイレベルにな
ると発振動作を開始する。

なお、発振器３の発振周波数は１２．５ＫＨｚ（８０μ
Ｓｅｃ）、発振器４の発振周波数は４０ＫＨｚ（２５μ
Ｓｅｃ）、発振器５の発振周波数は２００ＫＨｚ（５μ
Ｓｅｃ）である。６はアドレス・カウンタで、後述する
リード・オンリー・メモリ（以下ＲＯＭと略記する）の
アドレス指定を行なうものである。

７はアドレス・カウンタ６の動作か制御するフリツプ・
フロツプ回路（以下ＦＦ回路と略記する）である。

８は周波数変換用ＲＯＭｌ９は切換用ＲＯＭである。

なお、周波数変換用ＲＯＭ８及び切換用ＲＯＭ９にスト
アされている情報内容についての説明は後に詳述する。
１０，１１，１２はいずれも単安定マルチバイブレータ
からなる駆動発振器で、ＣＥ端子がハイレベルになつた
ときトリガパルスが加えられるとそれぞれ所定幅を持つ
たパルスを発生する。

なお、それぞれが出力するパルス幅は、Ｔ１−４８０μ
５０，、Ｔ２−３５０ｔｔｓｅｃ．Ｔ３＝２５０μＳｅ
ｃである。１３は３ビツト構成の両方向性シフトレジス
タで、１駆動発振器を制御するものである。

１４はＲＳ型のＦＦ回路で、両方向性シフトレジスタ１
及び１３のシフトカ向を制御する。

そして、Ｑ−１，００のとき、２つの両刃向性レジスタ
は正方向にシフトし、Ｑ−０，Ｑ−１のとき、逆力向に
シフトする。１５はパルス発生器で、これにトリカー信
号が加えられると、パルスモータ駆動に必要な幅を持つ
たパルスモータ駆動用のパルスを発生する。

１６は減算カウンタ、１７は減算カウンタ１７に数値を
セツトする数値セツト回路、１８は減算カウンタ１６の
残数をチエツクする比較器、１９は残数セツト回路、２
０は４入力の論理和回路、２１及び２２は３入力の論理
和回路、２３及び２４は２入力の論理和回路、２５は論
理積回路、２６及び２７は抑止回路である。

次に周波数変換用ＲＯＭ８の機能と該ＲＯＭ８にストア
されているデータについて説明する。

第２図Ａはパルスモータを駆動する場合、時間ｔの経過
にしたがつてパルスモータに印加する駆動パルスの周波
数ｆの理想的な変化状態を示した特性曲線図であり、時
間ｔ−０からｔ−ｔ１までがパルスモータを定速運転状
態に至らしめるまでの時間、ｔ−Ｔ，からｔ＝Ｔ２の時
間が、パルスモータに一定の駆動周波数を持つた駆動パ
ルスを印加する定速運転時間、ｔ−Ｔ２からｔ−Ｔ３ま
でがパルスモータを定速運転状態から完全に停止せしめ
るまでの時間である。そして、たとえば停止中のパルス
モータを定速運転状態に至らしめる場合、時間ｔが経過
するにつれてパルスモータに印加する１駆動パルスの周
波数を第２図Ａに示す曲線よりも高くすると、パルスモ
ータは脱調を起し、曲線よりも低くすると、時間ｔ−０
からｔ−ｔ１までの時間ｔ１内にパルスモータを定速運
転状態にまで動作させることができない。ところで、本
発明の一実施例においては、パルスモータを定速状態に
まで至らしめる時間Ｔａ及び定速状態から停止せしめる
までの時間Ｔｂにパルスモータに印加する駆動パルスの
数をそれぞれ３０個とし、第２図Ｂに示すように、時間
Ｔａ内において、１駆動パルスの発生間隔を第２図Ｂに
示すように除々に狭くしてその周波数を理想的な状態で
除々に高め、時間Ｔｂ内において、駆動パルスの発生間
隔を除々に広げてその周波数を理想的な状態で除々に低
下せしめて最後に零とする。

上述の如き駆動パルスの理想的な周波数変化をもたらす
ために本発明においては、周波数変換用ＲＯＭ８を用い
る。該周波数変換用ＲＯＭ８はたとえばＯ番地から５２
９番地に至る５３０個のメモリセルからなり、０番地か
ら２６４番地までに始動時のデータがストアされ、２６
５番地から５２９番地までに停止時のデータがストアさ
れている。さらに詳しく述べるならば、第０番地、第９
番地、第１６番地、第２１番地、第２５番地、第２８番
地、第３９番地・・・・・・という具合に、所定の飛番
地ごとに所定のデータ間隔をもつで１゛がストアされて
いる。このように飛番地ごとに”１゛をストアしておき
、第０番地から順次各番地を定速で読み出した場合、周
波数変換用ＲＯＭ８の出力側には、読み出しクロツク信
号の周波数よりも低い周波数に変換された信号が出力さ
れる。

また、゛１゛をストアする番地を変えることにより、変
換周波数の変化特性を変えることができる。次に上述の
ように周波数変換用ＲＯＭ８による周波数変換作用を中
心にして実施例の動作について説明する。

まず、装置を動作せしめる前に、数値セツト回路１７に
パルスモータを始動したときから完全に停止するまでの
間にパルスモータに印加するパルスの数をセツトする。

この数は第２図Ｂにおける数値ｎである。次に残数セツ
ト回路１９に、定速状態から停止までのパルス数３０を
セツトする。次いで両方向性シフトレジスタ１及び１３
にセツト信号を加えた後、スタートパルスを入力端Ａに
加えると、ＦＦ回路１４がセツトされ、Ｑ−１、Ｑ−０
となる。そして、両刃向性シフトレジスタ１及び１３の
Ｑ−１により発振器３が発振を始めるとともに、駆動発
振器１０が動作状態となる。また、ＦＦ回路７もセツト
され、Ｑ−１、Ｑ＝０となるため、アドレス・カウンタ
６が動作状態となる。発振器３が動作を始めてパルスを
出力すると、その信号は論理和回路２１及び抑止回路２
６を通つてアドレス・カウンタ６に加えられ、パルスが
１個加えられるごとに第０番地から順次アドレ不指定が
行なわれる。そして、第３図に示すタイムチヤートから
あきらかなようにまず第１番目のパルスで第０番地がア
ドレス指定されると、該番地にストアされている６ｒの
情報が読み出されて周波数変換用ＲＯＭ８の出力はハイ
レベルになる。第１番地には情報が書き込まれていない
ので、第２番目のパルスで第１番地をアドレス指定する
と、周波数変換用ＲＯＭ８の出力はハイレベルからロー
レベルに切替わる。この立下りのタイミングで駆動発振
器１０がトリカーされて幅４８０μＳｅｃのパルスを出
力する。このパルスは論理和回路２２を通り、パルス発
生器１５に加えられる。また、このパルスは抑止回路２
６にも加えられるため、該パルスが出力されると同時に
抑止回路２６′フはオフとなり、アドレス・カウンタ６にアドレス指定用
のパルスが加えられなくなつて、周波数変換用ＲＯＭ８
の読み出しは一時中断する。

一力、論理和回路２２から出力されたパルスを加えられ
たパルス発生器１５では、該パルスの立下りのタイミン
グで、幅約１２０μＳｅｃの１駆動パルスを出力し、こ
のパルスは出力端からパルスモータの駆動回路に供給さ
れるとともに、減算カウンタ１６に加えられて該減算カ
ウンタにセツトされた数値を１つ減する。

なお、アドレス・カウンタ６に最初のパルスが加えられ
てからパルス発生器１５が１駆動パルスを出力するまで
の時間は５６０μＳｅｃである。論理和回路２２から出
力されたパルスが立下がると、抑止回路２６のオフ状態
は解かれるため、アドレス・カウンタ６に再びパルスが
加えられて第２番地目からのアドレス指定が再開される
。

そして、第９番地がアドレス指定を受けると、該番地に
ストアされている゛丁゛の情報が読み出されて周波数変
換用ＲＯＭ８の出力はハイレベルになる。第１０番地に
は情報が書き込まれていないので、発振器３からの次の
パルスで第１０番地をアドレス指定すると、周波数変換
用ＲＯＭ８の出力はハイレベルからローレベルに切替わ
る。この立下りのタイミングで駆動発振器１０がトリカ
ーされて再び幅４８０μＳｅｃのパルスを出力する。こ
のパルスは論理和回路２２を通り、パルス発生器１５に
加えられる。また、このパルスは抑止回路２６にも加え
られるため、該パルスが出力されると同時に抑止回路２
６はオフとなり、アドレス・カウンタ６にアドレス指定
用のパルスが加えられなくなつて、周波数変換用ＲＯＭ
８の読み出しは再度中止される。一方、論理和回路２２
から出力されたパルスを加えられたパルス発生器１５で
は、該パルスの立下りのタイミングで、幅約１２０μ８
ｅｃの，駆動パルスを出力し、このパルスは出力端から
パルスモータの駆動回路に供給されるとともに、減算カ
ウンタ１６に加えられて該減算カウンタにセツトされた
数値をさらに１つ減する。

なお、第１番目の駆動パルスが発生してから第２番目の
駆動パルスが発生されるまでの時間は１１２０μ５，Ｃ
である。なお、次に示す表は、この実施例における発振
器３，４，５から出力されるパルス幅、周波数変換用Ｒ
ＯＭ８にストアされたデータとその間隔、駆動発振器か
ら出力されるパルスの幅、駆動パルスの発生間隔を示し
たものである。第２番目の，駆動パルスが発生された後
も引続き周波数変換用ＲＯＭ８にストアされたデータの
読み出しが続けられ、上記表に示したように第１６番地
のデータで第３番目の駆動パルスを発生させ、第２１番
地のデータで第４番目の駆動パルスを発生させ、第２８
番地のデータで第５番目の駆動パルスを発生させ、第２
８番地のデータで第６番目のデータを発生させる。

この間、１駆動パルスの発生間隔は９６０μＳｅｃ、８
００μ５ｅｃ、７２０μＳｅｃ、６４０μＳｅｃスムー
ズにしかも除々に発生間隔は狭まつて行く、すなわち、
駆動パルスの周波数が除々に高まつて行く。第４図は１
駆動パルスの発生個数が増加するにしたがつて１駆動パ
ルスの発生間隔が除々に狭まつて行く様子を示したグラ
フである。切換用ＲＯＭ９は、アドレス・カウンタ６に
より周波数変換用ＲＯＭ８のアドレス指定と同じように
アドレス指定される。

そして、第２９番地が指定されると、切換用ＲＯＭ９か
らハイレベルの信号が出力され、その出力は論理和回路
２０を通つて両方向性シフトレジスタ１及び１３に加え
られる。次いで第３０番地が指定されると、切換用ＲＯ
Ｍ９の出力は零となるため、切換用ＲＯＭ９の出力の立
下りのタイミングで、２つの両刃向性シフトレジスタ１
及び１３は正方向に１ビツトシフトし、Ｑ２−１となる
。このため、発振器３及び駆動発振器１０は休止し、代
つて発振器４及び駆動発振器１１が動作を開始する。な
お、周波数変換用ＲＯＭ８のアドレス指定を行なうスピ
ードと駆動発振器のパルス幅が代つても、データ間隔を
適当に選択することにより、第６番目の駆動パルス発生
から第７番目の駆動パルス発生までの間隔は、表に示す
ように急激に狭められることがない。発振器４と駆動発
振器１１が動作している期間中にパルス発生器１５から
第７番目乃至第１３番目の駆動パルスが出力され、その
後、第７４番地のアドレス指定が行なわれたとき切替用
ＲＯＭ９から切替信号が発せられ、前記と同様の切替動
作が行なわれて発振器５及び駆動発振器１２が動作を開
始する。発振器５と駆動発振器１２が動作している期間
中にパルス発生回路１５から第１４番目乃至第３０番目
の駆動パルスが発生する。

この間、減算カウンタ１６には３０個の駆動パルスが加
えられてセツトされた数値から３０が引算される。これ
までの動作で、パルスモータに加えられる駆動パルスの
パルス発生間隔が除々に狭められて定速運転状態にまで
達し、始動動作は終了する。そして、切替用ＲＯＭ９の
第２６５番地がアドレス指定されると、切替用ＲＯＭ９
からハイレベルの信号が出力され、この信号でＦＦ回路
７がりセツトされてＱ−１となるため、周波数変換用Ｒ
ＯＭ８及び切替用ＲＯＭ９は第２６５番地のアドレス指
定を受けたまま休止状態となると同時に、ＦＦ回路７の
Ｑ−１の信号により論理積回路２５がオンとなるため、
発振器５の出力信号が抑止回路２７に加えられる。論理
和回路２２の出力はローレベルであるから、発振器５の
出力信号は抑止回路２７を抜けて駆動発振器１２に加え
られ、最初に到達した出力信号のパルスにより該駆動発
振器１２はトリガされ、出力端はハイレベルになる。し
たがつて論理和回路２２の出力もハイレベルになるため
、抑止回路２７はオフとなり、第２発目以後の発振器５
の出力信号は抑止回路２７を通過できなくなる。また駆
動発振器１２の出力端に、トリガされてから２５０μ，
０ｃだけハイレベルになつた後、ローレベルに戻る。こ
の立下りのタイミングでパルス発生器１５がトリガされ
、該パルス発生器１５からパルス幅１２０μＳｅｃの駆
動パルスが発生する。一方、駆動発振器１２の出力がロ
ーレベルに戻ると再び抑止回路２７はオンとなるため、
発振器５の出力信号は抑止回路２７を抜けて駆動発振器
１２に加えられ、この信号により該駆動発振器１２はト
リガされるというような動作が繰返されて、パルス発生
器１５からはパルス幅約１２０μＳｅｃｌパルス発生間
隔２５５μＳｅｃの駆動パルスが連続的に発生され、パ
ルスモータはこの駆動パルスにより定速回転して所定の
作業を行なう。

この間、減算カウンタ１６にセツトされた数値は、駆動
パルスが加えられるたびごとに減算される。所定の作業
が終りに近ずき、減算カウンタ１６の数値が３０になる
と、比較器１８がこの数値を検出して出力端からハイレ
ベルの信号を出力する。この信号によりＦＦ回路７は再
びセツトされるため、Ｑ１となり、抑止回路２６が再び
オンとなり、代つて論理積回路２５がオフとなる。抑止
回路２６がオンとなると、発振器５の出力信号は抑止回
路を通つてアドレス・カウンタ６に加えられ、周波数変
換用ＲＯＭ８及び切替用ＲＯＭ９は第２６６番地から再
びアドレス指定が続けられる。

また、比較器１８の出力がハイレベルになると、ＦＦ回
路１４はりセツトされ、Ｑ−０、Ｑ−１となるため、両
方向性シフトレジスタ１及び１３のシフトカ向は逆力向
に切替えられる。

周波数変換用ＲＯＭ８及び切替用ＲＯＭ９のアドレス指
定が再開されると、これらＲＯＭからは停止動作時のデ
ータが読み出されてパルスモータを停止させる動作に移
る。

周波数変換用ＲＯＭ８の第２６６番地から第５３２番地
までには、第０番地から第２６４番地までにストアされ
ているデータを逆に読んだときとほぼ同様なデータがス
トアされており、また、第４２９番地及び第４６３番地
がアドレス指定されたとき、切替用ＲＯＭ９から切替信
号が発せられる。

そして両方向性シフトレジスタ１が逆方向にシフトする
に従がつて、発振器５から発振器４、発振器３と順次切
替えられるとともに、両刃向性シフトレジスタ１３が逆
方向にシフトするに従つて、駆動発振器１２から駆動発
振器１１．駆動発振器１０と順次切替えられて駆動パル
スの発生間隔を理想的なカーブに従つて除々に広げて行
く。このようにして駆動パルスがｎ−３０番目からｎ番
目に至つたとき、減算カウンタ１６のセツト数は零とな
り、゛Ｏ゛信号が出力され、この町”信号によりて全て
の機能を停止せしめてパルスモータの始動・運転・停止
の１サイクル分の動作を終了する。次いで２サイクル目
の動作を行なう場合は、再度上述の如き動作を繰返して
行なえば良い。

なお、上記実施例において、発振器及び１駆動発振器は
それぞれ３個宛設けているが、各々２個あるいは４個以
上設けても良いことはもちろんのことである。また、上
記実施例においては両方向性シフトレジスタを２個用い
ているが、これを１個で共用せしめることもできる。

さらに上記実施例は、木目細かく駆動パルスの発生間隔
を変化せしめるため、複数個の発振器と複数個の駆動発
振器とこれらを切替える両方向性シフトレジスタと該シ
フトレジスタを制御する切替用ＲＯＭ９を備えているが
、周波数変換用ＲＯＭ８のビツト数を増加せしめれば、
発振器と駆動発振器をそれぞれ１個ずつ設けるだけで所
期の目的を達成せしめることができる。

以上詳細に説明したように、本発明は周波数変換用回路
にメモリを用いているので、メモリ・セルにストアする
データ間隔を自由に設定することができる。

したがつて、起動あるいは停止時にパルスモータが最良
の加速トルクあるいは減速トルクを得ることができる周
波数変化特性を作り出すことができ、従来のようにパル
スモータの脱調を防ぐために最大公約の加速あるいは減
速トルクを選定するようなことがなくなるばかりか、起
動あるいは停止時の所要時間も最短とすることができる
。また、メモリには、起動あるいは停止時に印加する７
駆動パルスの周期の変化分に対するデータのみをストア
し、メモリの読出しを駆動パルスの周期を変化させるタ
イミングだけ行ない、後は駆動発振器を動作させてメモ
リの読出しを中止するように構成されているので、メモ
リには起動あるいは停止時の全データをストアする必要
がない。したがつてメモリ容量も比較的小容量のもので
良い。さらに、本発明においては、アドレス・カウンタ
を動作せしめる発振周波数の異なる発振器を複数個設け
るとともに、発生パルス幅の異なる駆動発振器を複数個
設け、メモリの読出し速度あるいは駆動発振器から発生
するパルスの幅を種々変化させることにより、さらに細
かく滑らかな起動あるいは停止時の特性曲線を得ること
ができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すプロツタ図、第２図Ａ
はパルスモータの１駆動特性曲線図、第２図Ｂは１駆動
パルスの発生間隔を示す図、第３図は始動開始直後の各
部の波形を示す波形図、第４図は始動時の起動周波数特
性曲線図である。図中、１は両方向性シフトレジスタ、３乃至５は発振器
、６はアドレス・カウンタ、８は周波数変換用ＲＯＭｌ
９は切替用ＲＯＭ、１０乃至１２は駆動発振器、１３は
両方向性シフトレジスタ、１５はパルス発生器、１６は
減算カウンタ、１７は数値セツト回路、１８は比較器、
１９は残数セツト回路、２０乃至２４は論理和回路、２
５は論理積回路、２６及び２７は抑止回路である。

Claims

【特許請求の範囲】

１メモリ・セルに所定の番地間隔をもつてデータをス
トアした第１のメモリと、該第１のメモリのメモリ・セ
ルを番地の順序に従つてアドレス指定を行うアドレス・
カウンタと、アドレス・カウンタを動作せしめる発振周
期の異なる複数の発振器と、該発振器を切替える第１の
切替回路と、トリガ信号によりトリガされて長さの異な
るパルスを発生する複数の駆動発振器と、駆動発振器を
切替える第２の切替回路と、所定のタイミングで第１と
第２の切替回路を制御する第２のメモリと、駆動発振器
から発生されるパルスの立下りのタイミングで所定間隔
を有する駆動パルスを発生するパルス発生器とを有し、
第１のメモリから読み出されるデータを用いて駆動発振
器をトリガせしめることによつてパルス発生器から出力
されるパルスモータを駆動する駆動パルスのタイミング
を制御せしめるとともに、第２のメモリにより第１と第
２の切替回路を制御して発振器と駆動発振器を切替える
ことを特徴とするパルスモータの駆動装置。