JPS5927943B2 - 自己相関関数フアクタ発生装置 - Google Patents

Description

【発明の詳細な説明】 本発明は電波変調装置のための自己相関関数ファクタ発
生回路に関し、更に具体的にはデルタ変調装置及び結果
の電波が二値ビットのデータ・ストリームであるような
装置のためのそのような発生回路に関する。

自己相関関数ＡＣＦは、最近、少数のビットで高音質の
音声を発生すること（予測的符号化）、ワード認識又は
ワード検査のために音声を分析すること等に広く使用さ
れるに至つた。

今のところ、デジタル分析用のＡＣＦを発生するため、
当技術分野において使用される古典的方法は、波形をサ
ンプルし、各サンプル値を２進バイトに定量化すること
であるＰＣＭｏｎ番目の自己相関関数は次のように定義
される。ｉ＝ｎ Ａ（ｎ）＝Σ ｙｉ・（ｙｉ＋ｎ） （１）ｉ＝０式（
１）に定義される如く、各々のサンプル値Ｙ１は、ｎサ
ンプルだけ離れたサンプル値Ｙｉ＋ｎと乗算され、次い
でその積はＡＣＦを計算するために総計される。

音声の予測的符号化において、約１２のＡＣＦが同時に
計算されねばならないが、これは膨大な乗算を必要とす
る。

このためリアル・タイム動作用としては、比較的に高速
のコンピュータか、又は低速コンピュータに付加された
専用のハードウェア乗算器を必要とする。先行技術の例
は、「ジャーナル・オブ・ザ・アコーステイカル・ソサ
ーイエテイ・オブ・アメリカ」（Ｊｏｕｒｎａｌｏｆｔ
ｈｅＡｃｏｕｓｔｉｃａｌＳｏｃｉｅｔｙ０ｆＡｍｅｒ
ｉｃａ，０１．５０Ｎｕｍｂｅｒ２，Ｐａｒｔ２，１９
７ｐａｇｅｓ６３７−６５５）に見出される。

その「スピーチ・アナリシス・アンド・シンセシス・バ
イ・リニア・プレデイクシヨン・オブ・ザ・スピーチ・
ウェーブ」（ＳｐｅｃｈＡｎａｌｙｓｉｓａｎｄＳｙｎ
ｔｈｅｓｉｓｂｙＬｌｎｅａｒｐｒｅｄｉｃｔｉＯｎＯ
ｆｔｈｅＳｐｅｅｃｈＷａｖｅ，ｂＹＢ．Ｓ．Ａｔａｌ
ａｎｄＳ．Ｌ．Ｈａｎａｕｅｒ）という文献は自己相関
関数の誘導に関する広範囲な研究上の問題を論じており
、かつその種の装置に通常伴つている複雑性を例示して
いる。「コミユニケーシヨンズ・アンド・サイバーネテ
イツクス」（ＣＯｍｍｕｎｉｃａｔｉｎｓａｎｄＣｙｂ
ｅｒｎｅｔｉｃｓ，ｖＯｌｕｍｅｌ２）の「リニア・プ
レデイクシヨン・オブ・スピーチ」（ＬｉｎｅａｒＰｒ
ｅｄｉｃｔｉＯｎＯｆＳｐｅｅｃｈ，ｂｙＪ．Ｄ．Ｍｅ
ｎｋｅｌ，Ｐｕｂｌｌｓｈｅｄｌｎｌ９７６）という文
献は、先行技術の装置について多くの情報を提供してく
れる。

発明家は、最初から、少しでも簡単で低価格の回路を求
めて研究して来たことは勿論である。

本発明は、特種の変調波変換回路（即ちデルタ変調及び
それに類似の変調）に関する。本発明は、入力波（即ち
搬送波）のデルタ変調によつて得られた直列２進関数値
から自己相関関数を正確に計算するための回路に関して
いる。本発明に必要な回路コンポーネントの数は、著し
く減少する。従来の複雑なバイト乗算回路は、１ビツト
乗算回路に置換され（排他的０Ｒゲート回路の単純な形
式でなされることが望ましい。）、バイト加算回路は単
純なカウジタによつて置換され、従来の複雑なサンプル
兼ホールド回路及びＰＣＭ符号化器は単純なデルタ変調
器によつて置換される。デルタ変調器のステツプ・サイ
ズは音声フレームを通じて一定に保たれる（約２０ミリ
秒）。発明者が気付いた関連の深い先行技術は、次の米
国特許に見出される。

第３１９６３９２号、第３３５４２９７号、第３７３６
５０８号、第７６３４３３号、第３７９３５１３号。

概して言えば、これら米国特許に示される回路は、本発
明のものと表面的に類似しているのみである。

しかし、これらの特許と本発明を比較することは、本発
明の理解を助けるであろう。第３１９６３９２号は光学
認識装置に関する。

それは手動で発生される自己相関関数フアクタの基本的
原理を説明しているが、誘導動作を達成する電子回路（
第３８図）は、それぞれ別個の制御回路を有する複数個
のシフト・レジスタと、それぞれが累計回路を有する複
数個の乗算回路を必要とする。この特許は自己相関関数
フアクタの誘導に関して「第２差異」方式を教えている
。これは本発明の「第２次」方式に密切な関係がある。
主たる相異は、後に詳述するように誘導された「相関関
数の相関関数」に対して比較するのではなく、原始デー
タ中の「第２差異」をとることによつて誘導された相関
関数と基準相関フアクタとを比較する点に在する。第３
３５４２９７号は交差相関によるシステム分析に関する
が、相互自己相関関数を有している。

基本的には、そこに示された回路コンポーネントと本発
明の回路とは共通していると言える。しかし、そこに示
された自己相関関数回路は、後に詳述するように、本発
明の回路が有する、乗算回路へ信号を再印加する「信号
及び時間」遅延回路の源を有しない。第３７３６５０８
号はデルタ変調に関し、本発明の場合と同じく可逆性を
有するデルタ復調を取扱つている。

しかし計数回路、排他的０Ｒゲート回路、パルス発生回
路等は異つた態様で接続されかつ異つた態様で機能する
。図面に関する限り、本発明に類似しているように見え
るが、計数回路に自己相関関数フアクタは存在せず、排
他的０Ｒゲート回路は、乗算機能とは何の関係もない。
第３７６３４３３号はデルタ変調に関し、かつ広い意味
での差パルス・コード変調に関するが、計数回路、シフ
ト・レジスタ回路、アキムレータ、ゲート回路を備えて
いるものの、それらは異つた結果を与えるようになつて
いる。即ち、自己相関関数フアクタはアキムレータ中に
存在せず、演算機能はゲート回路によつて遂行されない
。ルツク・アツプ・テーブル機能はゲート回路によつて
遂行される。ルツク・アツプ・テーブル回路と相互間接
続は広い意味での基準相関関数回路と考えることもでき
るが、その機能は本発明の回路と類似しているとは言え
ない。第３７９３５１３号は、異つた態様で接続された
回路コンポーネントを用いて２つのデルタ変調信号の乗
算及び総計を取ることを教えている。

その回路は、基本的には演算子測動作に関連したコーデ
イング装置であるが、自己相関関数を使用していない。
かくて先行技術の装置は、相関関数を使用することなく
、デルタ変調信号及びこれと類似の信号を処理すること
を目的としているが、又は信号の相関ずけが複雑なため
に、非常に複雑な回路を使用しなければならないような
、上記以外の信号の自己相関関数を対象としているとい
うことができる。

本発明に従つて、二値のデジタル・データ・ビツト・ス
トリームを含む、信号の自己相関関数フアタタを発生す
る回路は、信号に含まれる連続的な個々のビツト（ビツ
トの所定の整数倍だけ遅延させられている。

）と、現在の連続的なビツトの値とを乗算し、その積を
可逆的二値計数回路中に累計し、よつてその累積された
値が自己相関関数のフアクタとなるようにする。「第２
次」のフアクタは、結果として生じた「第１次」フアク
タを用いてプロセス・ステツプを反復することによつて
誘導される。本発明によれは、上記の処理は非常に簡単
な回路を用いて実行される。

通常型のｎビツト直列シフト・レジスタ回路が時間遅延
回路として適している。乗算回路は簡単な排他的０Ｒ（
ＸＯＲ）ケト回路で実現され、累計回路は、２進ユニツ
ト１を表わす電気信号が印加された時に１ユニツトを加
算し、２進ゼロ０を表わす電気レベルが印加された時に
１ユニツトを減算する二方向性２進計数回路である。通
常型のタイミング波発生回路が回路を付勢するために使
用されるが、それは通常既に利用装置に存在している発
生回路である。本発明に従う自己相関関数フアクタ発生
回路の簡便性は、第１図から明らかである。変調波（例
えば音声波）は、変調回路１２の入力回路へ続く人力端
子１０へ印加される。変調回路１２の例は、米国特許第
３９１１３６３号に説明されている。クロツキング・パ
ルス波は、通常型のクロツキング・パルス波発生回路１
４から得られて変調回路１２へ印加され、よつて二値デ
イジタル・データ・ビツト・ストリーム、即ち２進ユニ
ツト１もしくは２進ゼロ０のストリームを含む出力信号
が端子１６に発生する。本発明は、前記の米国特許第３
９１１３６３号で教示されるところに従つてデルタ変調
される入力波に基いて説明するが、同一又は類似の出力
変調波形を発生する他の回路をそれに代替してよいこと
に注意されたい。

当業者は、デルタ変調が差パルス・コード変調の特別の
場合であり、この種の変調の或るものが適用可能である
ことに気付くであろう。即ち、今後、［差パルス・コー
ド変調−」の用語は、１つのサンプリング時間に人力ア
ナログ信号の幅の変化を表わす複数の２進デイジツトを
転送する装置を包括的にカバーするものとし、「デルタ
変調」又は「デルタ・パルス・コード変調」の用語は、
差パルス・コード変調の限られた場合であつて、各サン
プリング時間には唯１個だけの２進パルスが転送され、
１つの２進状態は、サンプル入力波形が予測（直（即ち
、最後のサンプル時間における振幅。）に対して増加し
たことを表わし、他の２進状態は、入力波形が予測値に
対して減少したことを表わす。この点に関するもつと詳
細な知識は、前記の米国特許第３７６３４３３号を参照
されたい。通常、クロツキング・パルス波は、本発明に
従う回路からの出力を用いる他の回路から得られる。

クロツキング・パルス発生器１４として有用な多種類の
クロツキング・パルス波発生回路が存在する。端子１６
へ与えられた波形は、それが送信器の変調回路１２から
来る場合、及び受信器の音声周波数変調回路から来る場
合を問わず、利用回路（図示せず）及び本発明に従う自
己相関関数フアクタ発生回路へ並列に印加される。この
自己相関関数フアクタ発生回路は、２つの入力線を有す
る排他的０Ｒゲート回路２２を含む。１つの入力線は変
調波入力端子１６へ直接に接続される。

Ｎビツト時間遅延回路２４（これは通常型の２進直列シ
フト・レジスタであることが望ましい。）は、その入力
回路を端子１６へ接続され、その出力端子を排他的０Ｒ
ゲート回路２２の１つの入力線へ接続され、そのシフト
・パルス入力端子をクロツキング・パルス波発生回路１
４へ接続されている。排他的０Ｒゲート回路２２の出力
線は端子２６へ接続されている。端子２６は可逆２進カ
ウンタ２８のカウント端子・＼接続される。カウンタ２
８はクロツキング・パルス波発生回路１４へ接続された
付勢端子及び出力端子３０を有する。自己相関関数フア
クタは、端子３０に与えられる。可逆２進カウンタ２８
はその入力端子における２進ユニツトに応答して１つの
２進単位だけ増加し、その入力端子における２進ゼロに
応答して１つの２進単位だけ減少するように構成されて
いる。このような可逆２進カウンタは、全ての点で通常
型のものである。第１図の回路は、比較的に複雑な通常
型の回路に代るものである。

後者の回路においては、入力アナログ信号がサンプル兼
ホールド回路へ印加され、該回路の出力が８ビツトＡ−
Ｄ変換器へ通される。Ａ−Ｄ変換器の出力は、マルチ・
サンプル時間遅延回路及びバイト乗算器へ印加される。
マルチ・サンプル時間遅延回路の出力は、バイト乗算器
へ印加されている。次いでバイト乗算器の出力は、自己
相関関数フアクタを発生するバイト・アキムレータ中に
累積されることになる。第１図の回路は、１時に１ビツ
トだけ機能する。

従つて、Ｎビツト時間遅延回路２４は、直列シフト・レ
ジスタ又はそれに類似のものである。排他的０Ｒゲート
回路（乗算回路）２２は、次のように働く。均一な［ス
テツプ・サイズ」の増分のデルタ変調に対しては、変調
波信号ストリームは単一ビツトの増分を含む。

増加する振幅を有するアナログ信号に対しては、増分は
＋ｉである。減少する振幅を有するアナログ信号に対し
ては、増分は−１である。４つの積が関係している。

＼▲ノ鳳−一１ 増分の大きさは等しい。

ｉ＝１であり、積は＋１又は−１になる。この二値を有
する積は、＋１に対して２進ユニツト１を代用し、−１
に対して２進ゼロ０を代用することによつて、排他的０
Ｒゲート回路２２で発生可能である。第２図は六極フイ
ルタを用いて２０ＫＨｚのサンプリング速度でンミユレ
ートした１フレーム４００サンプルのアナログ音声信号
を示す。

平滑曲線３４は、のこぎり状リニア曲線３６によつて近
似される。フイルタ共振点は４２０Ｈｚ及び 熔※１２
５５Ｈｚである。曲線３４及び３６の誘導関数曲線は第
３図の曲線４２及び４４によつて表わされる。傾斜は２
つだけの値によつて表わされるから、デルタ変調近似の
誘導関数は２値関数となる。第４ａ図は、２進自己相関
関数スペクトルについて４段階の平滑化を行一つた後の
第２図の曲線の最初の３０個の自己相関関数グラフを示
す。第４ｂ図は、アナログ泊己相関関数スペクトルにつ
いての同様のグラフを示す。デルタ変調近似法の有効性
は、第４ａ図及び第４ｂ図の２つのスペクトルが非常に
類似していることによつて知られる。１段階の平滑化は
、各々の自已相関フアクタをそれ自体及びその隣接フア
クタによつて置換することである。

本発明に従う論理構成は、第５図に示される。第１図で
説明した構成要素と対応した構成要素は、英小文字を付
した同じ番号を有している。５個の加算器回路４２ａ，
４２ｂ，４２ｃ，４４ａ，４４ｂは通常型の２進ビツト
加算回路であつて同様の機能及び構成を有し、容易に入
手できるものである。

４個の自己相関関数フアクタは、出力端子５０ａ−５０
ｄに与えられる。

「第２次」自己相関関数発生回路は第６図に示される。

デルタ変調入力波端子１６から出力端子２６まで、及び
クロツキング・パルス波発生回路１４及び町逆２進カウ
ンタ２８は前述したものと同一である。排他的０Ｒゲー
ト回路１２２，Ｍビツト時間遅延回路１２４、パルス繰
返し数分割回路１１４、及び排他的０Ｒ回路１２８が図
示の如く接続されて、出力端子１３０に第２次フアクタ
が与えられる。第６図の回路で使用される構成要素は、
前述した回路の構成要素と同一であることが望ましい。
１つの明白な例外は、Ｍビツト時間遅延回路１２４が循
環シフト・レジスタとして接続されていること、レジス
タ２４を通る各ビツトごとにレジスタ１２４が１回循環
するようにパルス繰返し数分割回路１１４が構成されて
いることである。

もし所望ならば、レジスタ１２４はレジスタ２４とは異
つた段数を有してよい。かくて、端子１６の連続的ビツ
トは、信号の先行するＭビツト中の各連続ビツトと相関
ずけられる。次に乗算され、排他的０Ｒ回路１２８から
出るその連続的な積はカウンタ２８で累計される。

もつと複雑な反復パターンに従う複雑な波については、
第２次フアクタが望ましい。第２次確定用に示された構
成は、更に高次へ拡張されることもできるが、そのよう
な必要性はまれであろう。レーダ反射波分析はそのよう
な高次確定を使用する関数の例である。

【図面の簡単な説明】

第１図は本発明に従う自己相関関数フアクタ発生回路の
機能図、第２図はアナログ音声信号及び対応するデルタ
変調関数のグラフ、第３図はアナログ信号及びそのデル
タ変調によつて誘導された誘導関数波のグラフ、第４図
は２進自己相関関数スペクトル及び対応するアナログ相
関関数スペクトルのグラフ、第５図は平滑回路を有する
自己相関関数フアクタ発生回路の図、第６図は本発明に
従う「第２次」自己相関関数フアクタ発生回路の図であ
る。 １０・・・・・・入力端子、１２・・・・・・変調回路
、１４・・・・・・クロツキング・パルス波発生回路、
２２・・・・・・排他的０Ｒゲート回路、２４・・・・
・・Ｎビツト時間遅延回路、２８・・・・・・可逆２進
カウンタ、３０・・・・・・出力端子、４２ａ−４２ｃ
，４４ａ−４４ｂ・・・・・・加算器、５０ａ−５０ｄ
・・・・・・出力端子、１１４・・・・・・パルス繰返
し数分割回路、１２２・・・・・・排他的０Ｒゲート回
路、１２４・・・・・・Ｍビツト時間遅延回路、１２８
・・・・・・排他的０Ｒゲート回路。

Claims (1)

【特許請求の範囲】
1. １ クロック・パルスを発生するクロック・パルス源と
   、該クロック・パルスに応答してアナログ入力信号をデ
   ルタ変調し、２進１ビット及び２進０ビットより成る一
   連の出力ビットを発生するデルタ変調回路と、該デルタ
   変調回路の出力に接続され、該出力ビットのビット期間
   の所定倍数だけ該出力ビットを遅延させる直列ビット遅
   延回路と、該デルタ変調回路の出力及び該直列ビット遅
   延回路の出力に接続され、該デルタ変調回路の出力ビッ
   トと該直列ビット遅延回路の出力ビットとを順次に排他
   的ＯＲする排他的ＯＲ回路と、該排他的ＯＲ回路の出力
   に接続され、該出力が２進１である時に２進１が加えら
   れ、該出力が２進０である時に２進１が減じられる可逆
   ２進カウンタと、より成る自己相関関数ファクタ発生装
   置。