JPS5927918B2 - キ−コ−ド発生装置 - Google Patents
キ−コ−ド発生装置Info
- Publication number
- JPS5927918B2 JPS5927918B2 JP51078644A JP7864476A JPS5927918B2 JP S5927918 B2 JPS5927918 B2 JP S5927918B2 JP 51078644 A JP51078644 A JP 51078644A JP 7864476 A JP7864476 A JP 7864476A JP S5927918 B2 JPS5927918 B2 JP S5927918B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- output
- key
- circuit
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/18—Selecting circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S84/00—Music
- Y10S84/02—Preference networks
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Electrophonic Musical Instruments (AREA)
- Input From Keyboards Or The Like (AREA)
Description
【発明の詳細な説明】
本発明は電子楽器のキーコード発生装置に関するもので
ある。
ある。
従来のキーコード発生装置において、閉成されたキース
イッチを検出する方法として、各キースイッチを時分割
に走査することによつてキースイッチの閉成状態の情報
をＴＤＭ（時分割変調）信号、またはこれと同期してＰ
ＣＭ（パルス符号変調）信号としたキーコード多重方式
が一般に用いられていた。
イッチを検出する方法として、各キースイッチを時分割
に走査することによつてキースイッチの閉成状態の情報
をＴＤＭ（時分割変調）信号、またはこれと同期してＰ
ＣＭ（パルス符号変調）信号としたキーコード多重方式
が一般に用いられていた。
しかしこのキーコード多重方式において、キースイッチ
の開成、閉成の状態を各キースイッチに対して時分割に
走査するため必要な情報を得るのに１走査区間が必要と
されていた。しかし通常の電子オルガンで例示するなら
ば、人間の腕は２本であり、仮りにキースイッチをブロ
ックに分けた場合、各腕で２ブロック宛足で１ブロック
を使用するとして最大５ブロックが必要なだけであり、
たとえばブロックをオクターブ毎に分けるなら、上鍵６
１鍵、下鍵６１鍵足鍵２５の１７ブロックに区分され、
最低１２ブロックは演奏に関与していないことが明らか
である。このため走査としては５ブロックを行なえば済
むこととなる。さらにキースイッチに時分割クロックを
送ることはスイッチのもつ特性つまりチヤタリングや時
定数によつて制限を受けることとなり、波形の歪みによ
る誤動作等を生じ易く、また回路の集積化による高速動
作の限界を低く制限することになる。またスイッチと回
路との間に高い周波数のクロックを流す場合、他の回路
のノイズ源となることも考えられる。本発明は上述の欠
点を除去するものであり、その目的はキースイッチに対
して時分割クロックを与え走査することなく、変化のあ
つたキースイッチに対してのみタイムスロットを設ける
ようにし、かつ変化のあつたキースイッチに対してもそ
の閉成に対する応答性を高めるようにして集積化による
高速性に適応しうるようにしたキーコード発生装置を提
供することである。
の開成、閉成の状態を各キースイッチに対して時分割に
走査するため必要な情報を得るのに１走査区間が必要と
されていた。しかし通常の電子オルガンで例示するなら
ば、人間の腕は２本であり、仮りにキースイッチをブロ
ックに分けた場合、各腕で２ブロック宛足で１ブロック
を使用するとして最大５ブロックが必要なだけであり、
たとえばブロックをオクターブ毎に分けるなら、上鍵６
１鍵、下鍵６１鍵足鍵２５の１７ブロックに区分され、
最低１２ブロックは演奏に関与していないことが明らか
である。このため走査としては５ブロックを行なえば済
むこととなる。さらにキースイッチに時分割クロックを
送ることはスイッチのもつ特性つまりチヤタリングや時
定数によつて制限を受けることとなり、波形の歪みによ
る誤動作等を生じ易く、また回路の集積化による高速動
作の限界を低く制限することになる。またスイッチと回
路との間に高い周波数のクロックを流す場合、他の回路
のノイズ源となることも考えられる。本発明は上述の欠
点を除去するものであり、その目的はキースイッチに対
して時分割クロックを与え走査することなく、変化のあ
つたキースイッチに対してのみタイムスロットを設ける
ようにし、かつ変化のあつたキースイッチに対してもそ
の閉成に対する応答性を高めるようにして集積化による
高速性に適応しうるようにしたキーコード発生装置を提
供することである。
前記目的を達成するため、本発明のキーコード発生装置
は複数のキースイツチに対応してキースイツチの閉成状
態を全キースイツチ同時に並列に一時記憶し、後でプロ
ツク毎独立に直並列出力する記憶装置群、該記憶装置群
の全並列出力により、１つでもキースイツチの閉成状態
のあるプロツクを同時に検出するプロツク検出装置、該
プロツク検出装置出力のうち所定の優先順位に従い高優
先のプロツクを選択する優先選択装置、該優先選択装置
の出力により指定されたプロツクに対応する前記記憶装
置群のキーデータを直並列読出しするためのクロツクを
供給するプロツク指定ゲート装置、前記プロツク指定ゲ
ート装置より出力されるクロツクを計数するカウンタ、
前記優先選択装置の出力を２進符号化するための符号化
装置、および該符号化装置出力の変化を検出し、前記記
憶装置群の読出されているプロツク内の最後の閉成キー
データが無くなると同時に前記カウンタをりセツトする
手段より成り、プロツク内最後の閉成キーデータ以後の
飛越しと閉成キーデータの無いプロックの飛越しを行な
うことを特徴とするものである。
は複数のキースイツチに対応してキースイツチの閉成状
態を全キースイツチ同時に並列に一時記憶し、後でプロ
ツク毎独立に直並列出力する記憶装置群、該記憶装置群
の全並列出力により、１つでもキースイツチの閉成状態
のあるプロツクを同時に検出するプロツク検出装置、該
プロツク検出装置出力のうち所定の優先順位に従い高優
先のプロツクを選択する優先選択装置、該優先選択装置
の出力により指定されたプロツクに対応する前記記憶装
置群のキーデータを直並列読出しするためのクロツクを
供給するプロツク指定ゲート装置、前記プロツク指定ゲ
ート装置より出力されるクロツクを計数するカウンタ、
前記優先選択装置の出力を２進符号化するための符号化
装置、および該符号化装置出力の変化を検出し、前記記
憶装置群の読出されているプロツク内の最後の閉成キー
データが無くなると同時に前記カウンタをりセツトする
手段より成り、プロツク内最後の閉成キーデータ以後の
飛越しと閉成キーデータの無いプロックの飛越しを行な
うことを特徴とするものである。
以下本発明を実施例につき詳述する。第１図は本発明の
実施例説明図である。
実施例説明図である。
同図において、キースイツチ２はプロツクに区分され、
プロツク別に対応して設けられたシフトレジスタ群３の
各並列入力端子に接続されている。このシフトレジスタ
は並列入力、並列出力、直列出力可能なものである。ま
ずキースイツチ出力はマスタ発振器１の出力クロツクに
よりシフトレジスタ群３に読み込まれる。次にこの並列
出力はプロツク検出回路４に入力し１つのキースイツチ
でも閉成されているプロツクを検出し、次の優先選択回
路５に入力する。この回路５により複数の検出されたプ
ロツクのうち、最も優先に指定されたプロツクを出力す
る。さらに１つでもプロツクが８１１ｆであることを検
出すれば上記キースイツチ出力の並列読み込み動作を禁
止する。優先選択されたプロツク出力はプロツク指定ゲ
ート６に与えられ、クロツクφをシフトレジスタ群３の
指定されたプロツクに供給しそのプロツクにおいて直列
読み出しが行なわれる。これと同時にカウンタ８にこの
クロツクφが与えられ計数を開始する。この計数値はゲ
ート回路９に与えられ、これがプロツク内のキーコード
ＩＫＣとなる。一方優先選択回路５の出力はエンコーダ
（符号化装置）７に入れ、プロツクコードＢＫＣとして
ゲート回路９に与えられる。シフトレジスタ群３の直列
出力はゲート回路９に与えられこれを開閉する。つまり
直列出力とカウンタ出力は同期しており、ゲート回路９
から出力されるデータがキーコードデータＫＣＤである
。次に直列読み出しが行なわれ、内容が゛Ｏ゛となりプ
ロツク検出回路４が１１０１：を検出すると優先選択回
路５は次に優先するプロツクを出力し、プロツク指定ゲ
ート回路６によりシフトレジスタ群３の次のプロツクに
クロツクφが与えられる。この時変化検出回路１０はプ
ロツクが変化したことを検出し、カウンタ８をりセツト
しシフトレジスタの直列出力と計数値との同期関係を保
つように動作する。このようにして同様の動作が繰り返
えされ必要とされるプロツクの出力が完了すると角びシ
フトレジスタ群は直列読み出しから並列読み込み動作に
転じる。このように１フレームは閉成されたプロツク数
とそのプロツク内の閉成されたキースイツチの位置に関
係し必ずしも一定でなくプロツク数に大部分依存してい
る。第２図は第１図の実施例中のキースイツチ２、シフ
トレジスタ３、プロツク検出回路４、優先選択回路５、
プロツク指定ゲート６に関連する詳細説明図である。
プロツク別に対応して設けられたシフトレジスタ群３の
各並列入力端子に接続されている。このシフトレジスタ
は並列入力、並列出力、直列出力可能なものである。ま
ずキースイツチ出力はマスタ発振器１の出力クロツクに
よりシフトレジスタ群３に読み込まれる。次にこの並列
出力はプロツク検出回路４に入力し１つのキースイツチ
でも閉成されているプロツクを検出し、次の優先選択回
路５に入力する。この回路５により複数の検出されたプ
ロツクのうち、最も優先に指定されたプロツクを出力す
る。さらに１つでもプロツクが８１１ｆであることを検
出すれば上記キースイツチ出力の並列読み込み動作を禁
止する。優先選択されたプロツク出力はプロツク指定ゲ
ート６に与えられ、クロツクφをシフトレジスタ群３の
指定されたプロツクに供給しそのプロツクにおいて直列
読み出しが行なわれる。これと同時にカウンタ８にこの
クロツクφが与えられ計数を開始する。この計数値はゲ
ート回路９に与えられ、これがプロツク内のキーコード
ＩＫＣとなる。一方優先選択回路５の出力はエンコーダ
（符号化装置）７に入れ、プロツクコードＢＫＣとして
ゲート回路９に与えられる。シフトレジスタ群３の直列
出力はゲート回路９に与えられこれを開閉する。つまり
直列出力とカウンタ出力は同期しており、ゲート回路９
から出力されるデータがキーコードデータＫＣＤである
。次に直列読み出しが行なわれ、内容が゛Ｏ゛となりプ
ロツク検出回路４が１１０１：を検出すると優先選択回
路５は次に優先するプロツクを出力し、プロツク指定ゲ
ート回路６によりシフトレジスタ群３の次のプロツクに
クロツクφが与えられる。この時変化検出回路１０はプ
ロツクが変化したことを検出し、カウンタ８をりセツト
しシフトレジスタの直列出力と計数値との同期関係を保
つように動作する。このようにして同様の動作が繰り返
えされ必要とされるプロツクの出力が完了すると角びシ
フトレジスタ群は直列読み出しから並列読み込み動作に
転じる。このように１フレームは閉成されたプロツク数
とそのプロツク内の閉成されたキースイツチの位置に関
係し必ずしも一定でなくプロツク数に大部分依存してい
る。第２図は第１図の実施例中のキースイツチ２、シフ
トレジスタ３、プロツク検出回路４、優先選択回路５、
プロツク指定ゲート６に関連する詳細説明図である。
同図においてキースイツチＳＷ，−１〜押宥−．に対応
してシフトレジスタＳＲｌ−ＳＲｎが各々ｍ個づつＳＷ
ｌ−１〜ＳＷｌ−．、ＳＷ２−１〜ＳＷ２−ｍ）゜”゜
゜゜”゜゜”ＳＷｎ−１〜ＳＷｎ−ｍに接続され、ｎプ
ロツクに区分される。
してシフトレジスタＳＲｌ−ＳＲｎが各々ｍ個づつＳＷ
ｌ−１〜ＳＷｌ−．、ＳＷ２−１〜ＳＷ２−ｍ）゜”゜
゜゜”゜゜”ＳＷｎ−１〜ＳＷｎ−ｍに接続され、ｎプ
ロツクに区分される。
こｋで個個のプロツクでの接続線数をｍ本としたが、同
一にする必要はなくそれぞれ異なる接続線数としてもよ
い。１つのシフトレジスタに並列入力する本数すなわち
シフトレジスタのビツト数はカウンタ８の計数値によつ
て規定される。
一にする必要はなくそれぞれ異なる接続線数としてもよ
い。１つのシフトレジスタに並列入力する本数すなわち
シフトレジスタのビツト数はカウンタ８の計数値によつ
て規定される。
本実施例では一様にｍビツトと一定にしておく。インバ
ータ１１の出力はシフトレジスタＳＲｌ〜ＳＲＯの並列
読み込みと、直列読み出しを制御するＰ−Ｓ（並直列）
信号として与えられる。いまＰ−Ｓ信号が１１１１１で
シフトレジスタ群３が並列読み込みに指定されており、
アンド回路Ａ６Ｏを介してクロツクφがオア回路０Ｒぃ
，〜０Ｒ６−。に入力し、シフトレジスタＳＲｌ〜ＳＲ
６に与えられている時に、キースイツチＳＷ２−１、Ｓ
Ｗ２−４、８〜″３−２が閉成された場合の動作を例に
とり説明する。この閉成されたキースイツチの情報はシ
フトレジスタＳＲ２とＳＲ３にクロツクφによつて書き
込まれる。この書き込まれた情報はシフトレジスタ群３
の並列出力と対応してプロツク毎に接続されたオア回路
０Ｒ４−１〜０Ｒ４−０に入力する。従つてオア回路０
Ｒ４−２，０Ｒ４−３は１１１１を出力する。次にこの
出力はプロツク毎に対応したＤ形フリツプフロツプＤＦ
ｌ〜ＤＦにそれぞれ入力する。このオア回路Ｎ ＯＲ４−２，０Ｒ４−３の出力はクロツクφによつてＤ
形フリツプフロツプＤＦ２，ＤＦｌに書き込まれる。
ータ１１の出力はシフトレジスタＳＲｌ〜ＳＲＯの並列
読み込みと、直列読み出しを制御するＰ−Ｓ（並直列）
信号として与えられる。いまＰ−Ｓ信号が１１１１１で
シフトレジスタ群３が並列読み込みに指定されており、
アンド回路Ａ６Ｏを介してクロツクφがオア回路０Ｒぃ
，〜０Ｒ６−。に入力し、シフトレジスタＳＲｌ〜ＳＲ
６に与えられている時に、キースイツチＳＷ２−１、Ｓ
Ｗ２−４、８〜″３−２が閉成された場合の動作を例に
とり説明する。この閉成されたキースイツチの情報はシ
フトレジスタＳＲ２とＳＲ３にクロツクφによつて書き
込まれる。この書き込まれた情報はシフトレジスタ群３
の並列出力と対応してプロツク毎に接続されたオア回路
０Ｒ４−１〜０Ｒ４−０に入力する。従つてオア回路０
Ｒ４−２，０Ｒ４−３は１１１１を出力する。次にこの
出力はプロツク毎に対応したＤ形フリツプフロツプＤＦ
ｌ〜ＤＦにそれぞれ入力する。このオア回路Ｎ ＯＲ４−２，０Ｒ４−３の出力はクロツクφによつてＤ
形フリツプフロツプＤＦ２，ＤＦｌに書き込まれる。
このＤ形フリツプフロツプ群ＤＦｌ〜ＤＦｎの出力はオ
ア回路とアンド回路で構成された優先選択回路に入力し
、最優先に指定される一つのプロツクが選択される。い
まＤ形フリツプフロツプＤＦ２とＤＦ３とが１１１１ゞ
を出力しているから、Ｄ形フリツプフロツプＤＦ２の出
力１１１１Ｔはオア回路０Ｒ５−２に入力し、次のプロ
ツクからオア回路０Ｒ５−０までを１！１１６にする。
これによりアンド回路Ａ５−３〜Ａ５−ｏは反転入力゛
Ｏ゛が入力され出力を禁止する。一方アンド回路Ａ５−
２では反転入力１１「１が入力し１「１を出力する。こ
のＤ形フリツプフロツプＤＦｌの出力およびアンド回路
Ａ５−２〜Ａ５−。の出力はプロツクデータＢＤとして
第３図のエンコーダ７に与えられる。続いてオア回路０
Ｒ５−０の出力Ｐ−Ｓ信号はインバータ１１で反転され
、Ｐ−Ｓ信号は１７０１Ｔとなりシフトレジスタ群３は
直列読み出しに指定される。またアンド回路Ａ５−２の
出力ＢＤ２はアンド回路Ａ６−２とＡ３−２に入力しク
ロツクφがシフトレジスタ？ちに与えられ直列読み出し
される。さらにアンド回路Ａ３−２より直列的情報がオ
ア回路０Ｒ３０に与えられる。
ア回路とアンド回路で構成された優先選択回路に入力し
、最優先に指定される一つのプロツクが選択される。い
まＤ形フリツプフロツプＤＦ２とＤＦ３とが１１１１ゞ
を出力しているから、Ｄ形フリツプフロツプＤＦ２の出
力１１１１Ｔはオア回路０Ｒ５−２に入力し、次のプロ
ツクからオア回路０Ｒ５−０までを１！１１６にする。
これによりアンド回路Ａ５−３〜Ａ５−ｏは反転入力゛
Ｏ゛が入力され出力を禁止する。一方アンド回路Ａ５−
２では反転入力１１「１が入力し１「１を出力する。こ
のＤ形フリツプフロツプＤＦｌの出力およびアンド回路
Ａ５−２〜Ａ５−。の出力はプロツクデータＢＤとして
第３図のエンコーダ７に与えられる。続いてオア回路０
Ｒ５−０の出力Ｐ−Ｓ信号はインバータ１１で反転され
、Ｐ−Ｓ信号は１７０１Ｔとなりシフトレジスタ群３は
直列読み出しに指定される。またアンド回路Ａ５−２の
出力ＢＤ２はアンド回路Ａ６−２とＡ３−２に入力しク
ロツクφがシフトレジスタ？ちに与えられ直列読み出し
される。さらにアンド回路Ａ３−２より直列的情報がオ
ア回路０Ｒ３０に与えられる。
このオア回路０Ｒ３０の出力はキーデータＫＤとして第
３図に示すＤ形フリツプフロツプＤＦ２に与えられる。
シフトレジスタＳＲ２の情報は順次シフトされ、さらに
これと同時にオア回路０Ｒ４−２には並列出力も入力さ
れており、最後のデータがシフトされたときオア回路０
Ｒ４−２は１１０１７を検出する。この状態は次のクロ
ツクφによつてＤ形フリツプフロツプ群ＤＦｌ〜ＤＦＯ
に書き込まれる。この場合にはＤ形フリツプフロツプＤ
Ｆ２はＥｑＯｌｌを出力し、次の優先順位に基づくＤ形
フリツプフロツプＤＦ３の出力をアンド回路Ａ５−３よ
り出力し、アンド回路Ａ６−３、Ａ３−３に！１１；１
を入力し、シフトレジスタＳＲ３の情報を順次シフトす
るようになる。このようにして全てのプロツクの情報が
シフトされ終了するとプロツク検出回路４のオア回路群
０Ｒ４−１〜０Ｒ４−ｏは全て１１０１を出力し、Ｄ形
フリツプフロツプ群ＤＦｌ〜ＤＦＯも全て１１０１７を
出力する。これによつてインバータ１１の出力のＰ−Ｓ
信号は１１１１゛となり再び並列読み込み動作を行なう
。これまでの動作が１フレームであり、クロツクφによ
り同様の動作が繰り返えされる。第３図は第１図の実施
例中のエンコーダ７、カウンタ８、ゲート９、変化検出
回路１０に関連する詳細説明図である。
３図に示すＤ形フリツプフロツプＤＦ２に与えられる。
シフトレジスタＳＲ２の情報は順次シフトされ、さらに
これと同時にオア回路０Ｒ４−２には並列出力も入力さ
れており、最後のデータがシフトされたときオア回路０
Ｒ４−２は１１０１７を検出する。この状態は次のクロ
ツクφによつてＤ形フリツプフロツプ群ＤＦｌ〜ＤＦＯ
に書き込まれる。この場合にはＤ形フリツプフロツプＤ
Ｆ２はＥｑＯｌｌを出力し、次の優先順位に基づくＤ形
フリツプフロツプＤＦ３の出力をアンド回路Ａ５−３よ
り出力し、アンド回路Ａ６−３、Ａ３−３に！１１；１
を入力し、シフトレジスタＳＲ３の情報を順次シフトす
るようになる。このようにして全てのプロツクの情報が
シフトされ終了するとプロツク検出回路４のオア回路群
０Ｒ４−１〜０Ｒ４−ｏは全て１１０１を出力し、Ｄ形
フリツプフロツプ群ＤＦｌ〜ＤＦＯも全て１１０１７を
出力する。これによつてインバータ１１の出力のＰ−Ｓ
信号は１１１１゛となり再び並列読み込み動作を行なう
。これまでの動作が１フレームであり、クロツクφによ
り同様の動作が繰り返えされる。第３図は第１図の実施
例中のエンコーダ７、カウンタ８、ゲート９、変化検出
回路１０に関連する詳細説明図である。
同図において、第１図の優先選択回路５より出力される
プロツク情報ＢＤは同図のエンコーダ７に人力し、プロ
ツクコードＢＫＣとして２進符号化される。この出力は
ラツチ回路１１に入力しクロツクφにより常時ラツチさ
れており、このプロツクコードＢＫＣはゲート回路９に
入力する。またクロツクφはアンド回路Ａ５ＯによりＰ
−Ｓ信号でゲートされｍ進カウンタ８に与えられる。こ
の出力はラツチ回路１２でクロツクφによりラツチされ
、プロツク内キーコードＩＫＣとしてゲート回路９に入
力する。さらにキーデータＫＤ信号はＤ形フリツプフロ
ツプＤＦ２のＤ端子に入力し、クロツクφにより一時ラ
ツチされる。このＤ形フリツプフロツプＤＦ２の出力は
ゲート回路９に入力しゲートの開閉を制御する。これら
のラツチ回路１１，１２、Ｄ形フリツプフロツプＤＦ２
はタイミングをとるためのものであり、また波形整形を
するものである。次にプロツクデータＢＤの変化を検出
する変化検出回路１０はラツチ回路１１の入力と出力コ
ードの不一致を検出しカウンタ８をりセツトする。
プロツク情報ＢＤは同図のエンコーダ７に人力し、プロ
ツクコードＢＫＣとして２進符号化される。この出力は
ラツチ回路１１に入力しクロツクφにより常時ラツチさ
れており、このプロツクコードＢＫＣはゲート回路９に
入力する。またクロツクφはアンド回路Ａ５ＯによりＰ
−Ｓ信号でゲートされｍ進カウンタ８に与えられる。こ
の出力はラツチ回路１２でクロツクφによりラツチされ
、プロツク内キーコードＩＫＣとしてゲート回路９に入
力する。さらにキーデータＫＤ信号はＤ形フリツプフロ
ツプＤＦ２のＤ端子に入力し、クロツクφにより一時ラ
ツチされる。このＤ形フリツプフロツプＤＦ２の出力は
ゲート回路９に入力しゲートの開閉を制御する。これら
のラツチ回路１１，１２、Ｄ形フリツプフロツプＤＦ２
はタイミングをとるためのものであり、また波形整形を
するものである。次にプロツクデータＢＤの変化を検出
する変化検出回路１０はラツチ回路１１の入力と出力コ
ードの不一致を検出しカウンタ８をりセツトする。
これによりプロツクが変つた時カウントをＯから始める
ように動作する。第２図で示されたキーデータＫＤとプ
ロツクデータＢＤの両信号はともに同期して２進符号化
されゲート回路９よりキーコードデータＫＣＤとして出
力される。第４図は第２図および第３図における各信号
のタイミングを示す動作説明図である。
ように動作する。第２図で示されたキーデータＫＤとプ
ロツクデータＢＤの両信号はともに同期して２進符号化
されゲート回路９よりキーコードデータＫＣＤとして出
力される。第４図は第２図および第３図における各信号
のタイミングを示す動作説明図である。
同図において同図ａのクロツクφに対し同図ｂのプロツ
ク検出波形は第２図のシフトレジスタＳＲｌ〜ＳＲｎの
プロツク毎に接続された０Ｒ４−１〜０Ｒ４−。の出力
として示され、同図ｃのＰ−Ｓ信号はシフトレジスタＳ
Ｒ，〜ＳＲｎの並列読み込みと直列読み出しを制御する
インバータ１１の出力として示される。同図ｄのプロツ
クデータＢＤは同図ｂの波形をクロツク？でラツチし、
優先選択回路５の出力波形としてＤ形フリツプフロツプ
ＤＦ，とアンド回路Ａ５−２〜Ａ５−１を示すもので、
たとえばプロツクデータＢＤ２，ＢＤ３が優先順位とし
て示される。同図ｅには各プロツク内のキーデータＫＤ
がオア回路０Ｒ３０の出力としてたとえばＳＷ２−１，
ＳＷ２−４，ＳＷ３−２が示される。同図ｆのカウンタ
出力は第３図に示すようにクロツクφがアンド回路Ａ５
Ｏにより同図Ｃｆ）Ｐ−Ｓ信号でゲートされてカウンタ
に与えられた出力である。このカウンタ出力をさらにク
ロツクφでラツチしたものが同図ｇに示すプロツク内キ
ーコードＩＫＣの波形である。同図ｈのプロツクコード
ＢＫＣは同図ｄのプロツクデータを２進符号化してクロ
ツクφでラッチしたものでぁる。また同図１ｆ）Ｄ形フ
リツプフロツプＤＦ２の出力は同図ｅのキーデータＫＤ
をクロツクφでラツチしたものである。同図ｇのプロツ
ク内キーコードＩＫＣと同図ｈのプロツクコードＢＫＣ
をゲート９に入れて同図ｉのＤ形フリツプフロツプＤＦ
２の出力により開閉制御することにより同図ｊのキーコ
ードデータＫＣＤが得られる。
ク検出波形は第２図のシフトレジスタＳＲｌ〜ＳＲｎの
プロツク毎に接続された０Ｒ４−１〜０Ｒ４−。の出力
として示され、同図ｃのＰ−Ｓ信号はシフトレジスタＳ
Ｒ，〜ＳＲｎの並列読み込みと直列読み出しを制御する
インバータ１１の出力として示される。同図ｄのプロツ
クデータＢＤは同図ｂの波形をクロツク？でラツチし、
優先選択回路５の出力波形としてＤ形フリツプフロツプ
ＤＦ，とアンド回路Ａ５−２〜Ａ５−１を示すもので、
たとえばプロツクデータＢＤ２，ＢＤ３が優先順位とし
て示される。同図ｅには各プロツク内のキーデータＫＤ
がオア回路０Ｒ３０の出力としてたとえばＳＷ２−１，
ＳＷ２−４，ＳＷ３−２が示される。同図ｆのカウンタ
出力は第３図に示すようにクロツクφがアンド回路Ａ５
Ｏにより同図Ｃｆ）Ｐ−Ｓ信号でゲートされてカウンタ
に与えられた出力である。このカウンタ出力をさらにク
ロツクφでラツチしたものが同図ｇに示すプロツク内キ
ーコードＩＫＣの波形である。同図ｈのプロツクコード
ＢＫＣは同図ｄのプロツクデータを２進符号化してクロ
ツクφでラッチしたものでぁる。また同図１ｆ）Ｄ形フ
リツプフロツプＤＦ２の出力は同図ｅのキーデータＫＤ
をクロツクφでラツチしたものである。同図ｇのプロツ
ク内キーコードＩＫＣと同図ｈのプロツクコードＢＫＣ
をゲート９に入れて同図ｉのＤ形フリツプフロツプＤＦ
２の出力により開閉制御することにより同図ｊのキーコ
ードデータＫＣＤが得られる。
同図ｋのりセツト信号は、１フレーム期間を示すもので
ある。以上の説明から分るように、プロツクデータＢＤ
、カウンタ出力をキーデータＫＤでゲートしたとしても
キーコードデータは得られるが、パルス幅が異なるため
に一度ラツチ回路を通してプロツクコードＢＫＣとプロ
ツク内キーコードＩＫＣをＤＦ２出力でゲートするよう
にして同じパルス幅にしている。また出力するキーコー
ドはカウンタの値を自由に決定することにより異なつた
２進符号を用いてもよい。以上説明したように、本発明
によれば、キースイツチの閉成状態を一時記憶すること
により、キースイツチを走査することによる波形の歪み
や誤動作を防止し、さらに複数のプロツク毎にキー情報
出力することにより必要としないプロツクの情報を送出
する時間をなくし、さらにそのプロツク内においても最
後のデータ出力が済み次第次のプロツクへ移ることによ
つて必要とされるタイムスロツトを大幅に減少するとと
もに、集積化に伴なう高速性に適応しうるように、キー
スイツチの閉成に対応するキーコード発生の時間を大幅
に短縮することが可能となり、応答性の非常に高いキー
コード発生回路を実現することができるという利点を挙
げることができる。
ある。以上の説明から分るように、プロツクデータＢＤ
、カウンタ出力をキーデータＫＤでゲートしたとしても
キーコードデータは得られるが、パルス幅が異なるため
に一度ラツチ回路を通してプロツクコードＢＫＣとプロ
ツク内キーコードＩＫＣをＤＦ２出力でゲートするよう
にして同じパルス幅にしている。また出力するキーコー
ドはカウンタの値を自由に決定することにより異なつた
２進符号を用いてもよい。以上説明したように、本発明
によれば、キースイツチの閉成状態を一時記憶すること
により、キースイツチを走査することによる波形の歪み
や誤動作を防止し、さらに複数のプロツク毎にキー情報
出力することにより必要としないプロツクの情報を送出
する時間をなくし、さらにそのプロツク内においても最
後のデータ出力が済み次第次のプロツクへ移ることによ
つて必要とされるタイムスロツトを大幅に減少するとと
もに、集積化に伴なう高速性に適応しうるように、キー
スイツチの閉成に対応するキーコード発生の時間を大幅
に短縮することが可能となり、応答性の非常に高いキー
コード発生回路を実現することができるという利点を挙
げることができる。
第１図は本発明の実施例の構成を示す説明図、第２図と
第３図は第１図の実施例の要部の詳細説明図、第４図は
第２図と第３図の実施例の動作説明図であり、図中、１
はマスタ発振器、２はキースイツチ、３はシフトレジス
タ群、４はプロツク検出回路、５は優先選択回路、６は
プロツク指定ゲート、７はエンコーダ、８はカウンタ、
９はゲート、１０は変化検出回路を示す。
第３図は第１図の実施例の要部の詳細説明図、第４図は
第２図と第３図の実施例の動作説明図であり、図中、１
はマスタ発振器、２はキースイツチ、３はシフトレジス
タ群、４はプロツク検出回路、５は優先選択回路、６は
プロツク指定ゲート、７はエンコーダ、８はカウンタ、
９はゲート、１０は変化検出回路を示す。
Claims (1)
- １ 複数のキースイッチに対応してキースイッチの閉成
状態を全キースイッチ同時に並列に一時記憶し、後でブ
ロック毎独立に直並列出力する記憶装置群、該記憶装置
群の全並列出力により、１つでもキースイッチの閉成状
態のあるブロックを同時に検出するブロック検出装置、
該ブロック検出装置出力のうち所定の優先順位に従い高
優先のブロックを選択する優先選択装置、該優先選択装
置の出力により指定されたブロックに対応する前記記憶
装置群のキーデータを直並列読出しするためのクロック
を供給するブロック指定ゲート装置、該ブロック指定ゲ
ート装置より出力されるクロックを計数するカウンタ、
前記優先選択装置の出力を２進符号化するための符号化
装置、および該符号化装置出力の変化を検出し、前記記
憶装置群の読出されているブロック内の最後の閉成キー
データがなくなると同時に前記カウンタをリセットする
手段より成り、ブロック内最後の閉成キーデータ以後の
飛越しと閉成キーデータの無いブロックの飛越しを行な
うことを特徴とするキーコード発生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51078644A JPS5927918B2 (ja) | 1976-07-02 | 1976-07-02 | キ−コ−ド発生装置 |
| US05/811,637 US4170768A (en) | 1976-07-02 | 1977-06-30 | Key code generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51078644A JPS5927918B2 (ja) | 1976-07-02 | 1976-07-02 | キ−コ−ド発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS534525A JPS534525A (en) | 1978-01-17 |
| JPS5927918B2 true JPS5927918B2 (ja) | 1984-07-09 |
Family
ID=13667563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51078644A Expired JPS5927918B2 (ja) | 1976-07-02 | 1976-07-02 | キ−コ−ド発生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4170768A (ja) |
| JP (1) | JPS5927918B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6034758B2 (ja) * | 1976-04-26 | 1985-08-10 | 株式会社河合楽器製作所 | キ−アサイナ |
| JPS5489720A (en) * | 1977-12-27 | 1979-07-17 | Nippon Gakki Seizo Kk | Electronic musical instrument |
| US4321850A (en) * | 1979-05-05 | 1982-03-30 | Nippon Gakki Seizo Kabushiki Kaisha | Electronic musical instrument with highest priority key tone production |
| US4346369A (en) * | 1979-10-01 | 1982-08-24 | Phillips Petroleum Company | Keyboard encoder-decoder |
| JPS5688197A (en) * | 1979-12-20 | 1981-07-17 | Nippon Musical Instruments Mfg | Preference circuit for electronic musical instrument |
| US4277780A (en) * | 1980-02-15 | 1981-07-07 | Key Tronic Corporation | Scan-controlled keyboard |
| US4301703A (en) * | 1980-04-14 | 1981-11-24 | Kimball International, Inc. | High note data generator |
| US4318087A (en) * | 1980-09-08 | 1982-03-02 | Rca Corporation | Switch closure sensing circuit |
| JPS5829040A (ja) * | 1981-08-13 | 1983-02-21 | Toshiba Corp | キ−ボ−ド制御方式 |
| US6230222B1 (en) | 1998-10-29 | 2001-05-08 | Martha Torell Rush | Prioritizing input device having a circuit indicating the highest priority key value when a plurality of keys being simultaneously selected |
| US7212466B2 (en) * | 2004-07-15 | 2007-05-01 | Imagenex Technology Corp. | Producing amplitude values for controlling pixel illumination on a sonar display |
| DE112007001015T5 (de) * | 2006-05-22 | 2009-04-16 | Continental Automotive Systems US, Inc., Auburn Hills | Verfahren zum Bedienen einer Mehrzahl von Fahrzeugen mittels eines beliebigen Senders aus einer programmierten Gruppe |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5120816A (ja) * | 1974-08-12 | 1976-02-19 | Nippon Musical Instruments Mfg | |
| JPS5129120A (ja) * | 1974-09-05 | 1976-03-12 | Nippon Musical Instruments Mfg |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3902397A (en) * | 1973-01-12 | 1975-09-02 | Chicago Musical Instr Co | Electronic musical instrument with variable amplitude time encoded pulses |
| US4022098A (en) * | 1975-10-06 | 1977-05-10 | Ralph Deutsch | Keyboard switch detect and assignor |
-
1976
- 1976-07-02 JP JP51078644A patent/JPS5927918B2/ja not_active Expired
-
1977
- 1977-06-30 US US05/811,637 patent/US4170768A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5120816A (ja) * | 1974-08-12 | 1976-02-19 | Nippon Musical Instruments Mfg | |
| JPS5129120A (ja) * | 1974-09-05 | 1976-03-12 | Nippon Musical Instruments Mfg |
Also Published As
| Publication number | Publication date |
|---|---|
| US4170768A (en) | 1979-10-09 |
| JPS534525A (en) | 1978-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4336612A (en) | Error correction encoding and decoding system | |
| JPS5927918B2 (ja) | キ−コ−ド発生装置 | |
| US4779073A (en) | Apparatus for 3B-2T code conversion | |
| JPS5936755B2 (ja) | キ−アサイナ | |
| JPH0444342B2 (ja) | ||
| US3396239A (en) | Signal converting system for startstop telegraph signals | |
| EP0059224A1 (en) | System for coding and decoding binary data | |
| US4502036A (en) | Encoding and decoding systems for binary data | |
| JPH036694B2 (ja) | ||
| EP0272917B1 (en) | Apparatus for storing digital data | |
| US3760388A (en) | Audio waveform for digital recording | |
| US4132142A (en) | Method and apparatus for reproducing a musical presentation | |
| US5510788A (en) | Data conversion apparatus | |
| JPS5936782B2 (ja) | 誤り訂正装置 | |
| JPH0656695B2 (ja) | インタ−リ−ブ回路 | |
| JPH05344112A (ja) | ビット位相同期回路 | |
| JPS6213747B2 (ja) | ||
| KR0115141Y1 (ko) | 오디오 신호 기록/재생장치 | |
| JP2877433B2 (ja) | 波形生成回路 | |
| SU1723583A2 (ru) | Устройство дл цифровой магнитной записи | |
| JPH051162Y2 (ja) | ||
| SU1327173A1 (ru) | Устройство дл магнитной записи информации | |
| JPH069107B2 (ja) | 時間軸補正装置 | |
| SU750749A1 (ru) | Формирователь кодовых комбинаций | |
| KR950013378B1 (ko) | 디지탈 오디오 테이프 레코더의 서브코드 기록장치 |