JPS592356A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS592356A JPS592356A JP57111020A JP11102082A JPS592356A JP S592356 A JPS592356 A JP S592356A JP 57111020 A JP57111020 A JP 57111020A JP 11102082 A JP11102082 A JP 11102082A JP S592356 A JPS592356 A JP S592356A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- leads
- package
- jig
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は半導体装置の製造方法、詳しくはグリッドアレ
ーパッケージの外リードピンの半田付は方法に関する。
ーパッケージの外リードピンの半田付は方法に関する。
（２）技術の背景
第１図に一部断面正面図で示す築積回路パン（１）
ケージはグリッドアレーパッケージと呼称されるもので
（以下パッケージと略称する）、同図において、１はパ
ッケージ、２は半導体チップ、３はボンディングワイヤ
、４はキャンプ（蓋）、５は外リードピン（以下リード
と略称する）を示す。
（以下パッケージと略称する）、同図において、１はパ
ッケージ、２は半導体チップ、３はボンディングワイヤ
、４はキャンプ（蓋）、５は外リードピン（以下リード
と略称する）を示す。
図示のパッケージは、ダイボンディング（チップ付け）
およびワイヤボンディング（ワイヤ接着）が終った後の
状態にある。
およびワイヤボンディング（ワイヤ接着）が終った後の
状態にある。
リード５は第２図に示され（なお第２図以下において、
既に図示した部分と同じ部分は同一符号を付して表示す
る）、同図において、６はろう付はパッド、７はろう付
は半田を示す。リード５は断面円形のピン状のもので、
バソテソドろう付け（突き合せろう付け）によって円板
状のろう付はパッド６にろう付けされる。
既に図示した部分と同じ部分は同一符号を付して表示す
る）、同図において、６はろう付はパッド、７はろう付
は半田を示す。リード５は断面円形のピン状のもので、
バソテソドろう付け（突き合せろう付け）によって円板
状のろう付はパッド６にろう付けされる。
従来、リード５はニッケル（Ｎｉ）メッキした上に金（
Ａｕ）メッキをなしていたが、コスト低減の目的でニッ
ケルメッキのみを施すようになった。
Ａｕ）メッキをなしていたが、コスト低減の目的でニッ
ケルメッキのみを施すようになった。
ところで、ニッケルが酸化すると、パッケージをプリン
ト基板に実装するためリードをプリント基（２） 板の孔にメッキ付けするときメッキが付き難いので、ニ
ッケル表面処理をなす、すなわち前以ってリードにディ
ップ法で半田を付けておく方法がとられるようになった
。
ト基板に実装するためリードをプリント基（２） 板の孔にメッキ付けするときメッキが付き難いので、ニ
ッケル表面処理をなす、すなわち前以ってリードにディ
ップ法で半田を付けておく方法がとられるようになった
。
そのため、第３図の断面図に示されるように、半田フラ
ツクスが塗布されたり一ド５の先端からろう付はバッド
６と接するところまでを半田槽８内に浸け、半田槽８か
ら取り出し洗浄してリードに半田を付着した（外装した
）パッケージを用意し、それをプリント基板に実装する
ことが行われる。
ツクスが塗布されたり一ド５の先端からろう付はバッド
６と接するところまでを半田槽８内に浸け、半田槽８か
ら取り出し洗浄してリードに半田を付着した（外装した
）パッケージを用意し、それをプリント基板に実装する
ことが行われる。
（３）従来技術と問題点
上記のディップ半田付けがなされたリードに、半田９が
第４図ｔａ＋に実線で示す如くに付着すると問題はない
が、リード５を半田槽から引き上げた直後、半田は最も
上に点線で示すように付いたままで引き上げられること
が多い。そのような半田はリードの中央と下方に点線で
示す如くに滑り落ちる。
第４図ｔａ＋に実線で示す如くに付着すると問題はない
が、リード５を半田槽から引き上げた直後、半田は最も
上に点線で示すように付いたままで引き上げられること
が多い。そのような半田はリードの中央と下方に点線で
示す如くに滑り落ちる。
その結果、半田が同図（ｂｌ、（Ｃ１、（ｄｌに示され
る（３） 形状で固まって付着する例が見られる。なお、これらの
図でリード５は部分的に示される。ｆｂｌ、（Ｃ）に図
示のものはそれぞれ半田つららおよび半田だまりと呼ば
れ、いずれもリードのニッケルメッキが部分的に酸化さ
れる結果を招くだけでなく、リードがプリント基板の孔
に入るときの妨げとなる（寸法公差大）。（ｄｌに示さ
れるように半田が付着すると寸法公差大になり、またリ
ード付は強度が弱くなることが確認された。
る（３） 形状で固まって付着する例が見られる。なお、これらの
図でリード５は部分的に示される。ｆｂｌ、（Ｃ）に図
示のものはそれぞれ半田つららおよび半田だまりと呼ば
れ、いずれもリードのニッケルメッキが部分的に酸化さ
れる結果を招くだけでなく、リードがプリント基板の孔
に入るときの妨げとなる（寸法公差大）。（ｄｌに示さ
れるように半田が付着すると寸法公差大になり、またリ
ード付は強度が弱くなることが確認された。
（４）発明の目的
本発明は上記従来の問題点に鑑み、パッケージのリード
の半田付けにおいて、一定体積の半田をリードの全体に
わたって付ける（外装する）方法を提供することを目的
とする。
の半田付けにおいて、一定体積の半田をリードの全体に
わたって付ける（外装する）方法を提供することを目的
とする。
（５）発明の構成
そしてこの目的は本発明によれば、リードの径より大な
る径の貫通孔をリードの配列に対応して形成した治具を
、倒置したパッケージの上にリードは貫通孔内に入った
状態で配置し、一定量の半田ボール（球）または半田ペ
ーストを貫通孔内（４） にリードと接する如くに入れ、パッケージを治具と共に
加熱して半田ボールまたは半田ペーストを溶融しリード
全面上に付着せしめる方法を提供することによって達成
される。
る径の貫通孔をリードの配列に対応して形成した治具を
、倒置したパッケージの上にリードは貫通孔内に入った
状態で配置し、一定量の半田ボール（球）または半田ペ
ーストを貫通孔内（４） にリードと接する如くに入れ、パッケージを治具と共に
加熱して半田ボールまたは半田ペーストを溶融しリード
全面上に付着せしめる方法を提供することによって達成
される。
（６）発明の実施例
以下本発明の実施例を図面によって詳述する。
第５図に倒置したパッケージｌ上に配置された治具１０
が断面で示され、同図において、１１はリード５の配列
に対応して形成されたリードの径より大なる径の貫通孔
を示す。かかる治具１０はパッケージの種類に対応して
前以って用意しておく。
が断面で示され、同図において、１１はリード５の配列
に対応して形成されたリードの径より大なる径の貫通孔
を示す。かかる治具１０はパッケージの種類に対応して
前以って用意しておく。
使用に際しては、第５図に示す状態で、リードの入って
いる各貫通孔１１に半田ボール（球）１２を入れる。半
田ボール１２の寸法は、半田がリード全面上に外装され
る量のものであり、またそれがリード５の先端上にのっ
た状態で貫通孔内に収まるよう各リードの長さ、径等を
計算して均一に定める。
いる各貫通孔１１に半田ボール（球）１２を入れる。半
田ボール１２の寸法は、半田がリード全面上に外装され
る量のものであり、またそれがリード５の先端上にのっ
た状態で貫通孔内に収まるよう各リードの長さ、径等を
計算して均一に定める。
半田ボールに代えて半田ペーストを用いてもよい。その
ときは、第６図に示される如く治具１０（５） の貫通孔１１に対応した孔１３が形成されたスクリーン
１４を用意し、公知のスクリーン印刷法によって一定量
の半田ペースト１５を貫通孔ｌｌ内に均等に落す。半田
ペースト１５の寸法も半田ボール１２の場合と同様に定
める。
ときは、第６図に示される如く治具１０（５） の貫通孔１１に対応した孔１３が形成されたスクリーン
１４を用意し、公知のスクリーン印刷法によって一定量
の半田ペースト１５を貫通孔ｌｌ内に均等に落す。半田
ペースト１５の寸法も半田ボール１２の場合と同様に定
める。
半田ボール、半田ペーストのいずれを使用したときでも
、パッケージ１と治具ｌＯを例えば２５０℃程度の雰囲
気炉内で熔融し、半田をリード全体上に外装する。
、パッケージ１と治具ｌＯを例えば２５０℃程度の雰囲
気炉内で熔融し、半田をリード全体上に外装する。
治具１０はカーボンの他に、 ＾β、Ｃｕｓ Ｎ＋−、
ステンレス等の金属材料で作る。ただし、カーボン以外
の材料を用いた治具においては、半田がリフローしたと
きに治具を直ちに取り出すよう注意する。
ステンレス等の金属材料で作る。ただし、カーボン以外
の材料を用いた治具においては、半田がリフローしたと
きに治具を直ちに取り出すよう注意する。
（７）発明の効果
以上、詳細に説明したように、本発明の方法によるとき
は、パッケージのリード全体上に半田が均等に外装され
るので、パッケージのプリント基板への実装が確実にな
され、半導体装置の信頼性を向上するに効果大である。
は、パッケージのリード全体上に半田が均等に外装され
るので、パッケージのプリント基板への実装が確実にな
され、半導体装置の信頼性を向上するに効果大である。
（６）
第１図はグリッドアレーパッケージの一部断面を示す正
面図、第２図は第１図のパッケージのリードを詳細に示
す正面図１、第３図は第１図のパッケージのリードのデ
ィップ半田付けを説明するだめの断面図、第４図は第１
図のリードに半田が付く態様を示す断面図、第５図と第
６図は本発明の方法を実施する工程におけるパッケージ
と治具の断面図である。 １−パッケージ、５− リード、６−ろう付はバラＩ゛
、９−半田、１０−治具、１１−貫通孔、１２−半Ｅｌ
ｌボール、１３− スクリーンの孔、１４−−スクリー
ン、１５−半田ペースト（７）
面図、第２図は第１図のパッケージのリードを詳細に示
す正面図１、第３図は第１図のパッケージのリードのデ
ィップ半田付けを説明するだめの断面図、第４図は第１
図のリードに半田が付く態様を示す断面図、第５図と第
６図は本発明の方法を実施する工程におけるパッケージ
と治具の断面図である。 １−パッケージ、５− リード、６−ろう付はバラＩ゛
、９−半田、１０−治具、１１−貫通孔、１２−半Ｅｌ
ｌボール、１３− スクリーンの孔、１４−−スクリー
ン、１５−半田ペースト（７）
Claims (1)
- グリッドアレーパッケージの外リードピンを外装する方
法にして、前記パッケージの外リードピンの配列に対応
して外リードピンの径より大なる径の貫通孔を形成した
治具を、倒置した前記パンケージ上に前記リードピンは
貫通孔内に入った状態で配置し、一定量の半田材を貫通
孔内に前記リートピンと接する如くに置き、加熱により
半田材を、熔融し前記リードピンの上に付着せしめるこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111020A JPS592356A (ja) | 1982-06-28 | 1982-06-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111020A JPS592356A (ja) | 1982-06-28 | 1982-06-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS592356A true JPS592356A (ja) | 1984-01-07 |
Family
ID=14550353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57111020A Pending JPS592356A (ja) | 1982-06-28 | 1982-06-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592356A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02105171U (ja) * | 1989-02-09 | 1990-08-21 |
-
1982
- 1982-06-28 JP JP57111020A patent/JPS592356A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02105171U (ja) * | 1989-02-09 | 1990-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6307160B1 (en) | High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method | |
| KR100482940B1 (ko) | 고밀도 칼럼 그리드 어레이 접속체 및 접속 방법 | |
| US6066551A (en) | Method for forming bump of semiconductor device | |
| JPH0410240B2 (ja) | ||
| KR19990028259A (ko) | 땜납 및 납땜에 의해 실장되는 전자 부품과 전자 회로 기판 | |
| US6541305B2 (en) | Single-melt enhanced reliability solder element interconnect | |
| US5738269A (en) | Method for forming a solder bump | |
| JPH0680605B2 (ja) | 電子部品チップ保持治具および電子部品チップのメタライズ面への金属コーティング方法 | |
| US6271111B1 (en) | High density pluggable connector array and process thereof | |
| JPWO2004056162A1 (ja) | フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法 | |
| JPS592356A (ja) | 半導体装置の製造方法 | |
| WO1997001866A1 (en) | Ball grid array package utilizing solder coated spheres | |
| JPS59211253A (ja) | 電子部品パツケ−ジ | |
| US6943435B2 (en) | Lead pin with Au-Ge based brazing material | |
| JPH11167944A (ja) | 基板間接続用の半田ダム付きｉ／ｏピン | |
| JPH08191073A (ja) | 半導体チップ接合用ボール及び半導体チップの接合方法 | |
| US5537739A (en) | Method for electoconductively connecting contacts | |
| JPH05343593A (ja) | 接続端子 | |
| JP3468876B2 (ja) | プリント配線板およびその製造方法 | |
| JPH10144850A (ja) | 接続ピンと基板実装方法 | |
| JPH0385750A (ja) | 半導体装置およびその実装方法 | |
| JP2000164785A (ja) | ピン、ピンの製造方法、ピンを用いた配線基板 | |
| JPH10335388A (ja) | ボールグリッドアレイ | |
| JPH0897325A (ja) | ボール・グリッド・アレイパッケージにおける接続端子部構造及び接続端子部構造の形成方法 | |
| JP5352862B2 (ja) | 電子回路装置の製造方法 |