JPS5923188B2 - スイツチングレギユレ−タ - Google Patents

Description

【発明の詳細な説明】 本発明は安定度を高めたスイッチングレギュレータに関
する。

一般に、スイッチングレギュレータや安定化機能を備え
たＡＣ−ＤＣインバータは、４００〜８００Ｈｚ程度の
低周波から生理的な不快感を与えないような２０ＫＨ２
や更に機器の小型化を行うため、４０ＫＨ２、５０ＫＨ
２等の周波数を使用するようになつてきている。

このような高周波領域を使用すると、コンデンサやコン
バータトランス等を小型化出来、機器の小型化に対応し
て電源装置を小型化出来る利点があるが、一方、保護機
能回路の周波数特性および位相特性を考えると位相ずれ
や周波数に対す利得特性等によつて発振現象を催する場
合があり、安定な電源装置を構成することが困難である
。また、電源に与えられる入力電圧変動幅が、従来の１
００Ｖ±１０％の範囲から海外における使用を考慮して
１００Ｖ±１０１＄〜１１５Ｖ±１０％の範囲に変更に
なり、電源装置に加わる入力電圧範囲が大幅に変化する
ことになつた。

このため、このような入力電圧の変動があつても安定し
た直流出力を送出する電源装置が必要になり電源の保護
機能回路の一層の安定動作が要求されている。従来、安
定化機能を備えたＡＣ−ＤＣインバータは、過電圧、過
電流等に対する保護機能回路を有し、負荷の保護および
電源装置自体の保護を行つている。このような保護機能
回路は、基準電圧と直流出力電圧を比較する誤差電圧増
幅回路、回、路に流れる過電流を検出する過電流検出増
幅回路、両回路からの出力電圧に応じてパルス幅を変化
するパルス幅変換回路を備えていて、電源装置を安定動
作させている。これらの回路、特に誤差電圧増幅回路は
、入力電圧の変動があつても安定に機能しなければなら
ないが、多用されている演算増幅器の位相特性および電
源装置全体の位相特性および周波数特性の不均一や不連
続特性によつて発振現象を催する場合があり、電源装置
への入力電圧値によつては安定な動作が得られなくなる
。

例えば、入力電圧が小さいと装置全体の見掛の利得が小
さくなり安定な出力インピーダン又特性を示しやすいが
、入力電圧が大きいと見掛の利得も大きくなり、出力イ
ンピーダンスも全体的に低くなると同時に任意の周波数
で発振しやすくなる。本発明は上述の点に鑑み、高周波
領域で動作するスイツチングレギユレータを安定にする
回路を提供するもので、スィツチングレギユレータの誤
差電圧増回路に於ける初段の演算増幅器を帯域制限し、
また必要な周波数範囲に於ては一層高感度となるように
回路設定して高安定の電源とするものである。

以下本発明の実施例を添付図面により詳細に説明する。

誤差電圧増幅回路１０はスイツチングレギユレータの直
流出力電圧或は平滑途中電圧を併設された２つの入力端
子ＡおよびＢに受け、この電圧を演算増幅器０Ａ１にお
いて基準電圧、すなわちツエナーダイオードＤ，と抵抗
Ｒ１によつて定められる電圧と比較し、そのときの差電
圧に応じて例えば＋１５Ｖから−１５Ｖまで変化する出
力電圧をダイオードＤ２を介して次段のパルス幅変換回
路１１に送る。入力端子Ａは高周波用で入力端子Ｂは低
周波用である。入力端子は低周波の場合には必要ないが
入力コンデンサＣ１を介することにより高周波に対する
入力レベルを大きくしている。また、演算増幅器０Ａ１
を帯域制限する負帰還コンデンサＣ２が演算増幅器０Ａ
１の帰還抵抗Ｒ２と並列に接続されている。誤差電圧増
幅回路１０からの出力電圧は、パルス幅変換回路１１の
抵抗Ｒ３およびＲ４並びにコンデンサＣ３から構成され
た積分回路により三角波に変換され、比較器ＣＯＭの一
方の入力に与えられる。

一方、例えばスイツチングレギユレータの直流出力のＯ
ボルトラインにシヤント抵抗を挿入して検出した電流を
過電流検出増幅回路１２の入力端子Ｃに供給する。

この検出電流は例えば０Ｖ〜− ．′５０ｍＶの電圧に
弯換された後、演算増幅器０Ａ２の一方の入力に供給さ
れ基準電圧と比較される。この増幅器０Ａ２からは電圧
差に応じて例えば＋１５Ｖから０Ｖまで変化する出力電
圧が発生され、ダイオードＤ３を介してパルス幅変換回
路１１の比 ｚ較器ＣＯＭに、上記の積分回路からの信
号と共に与えられる。パルス幅変換回路１１には端子Ｐ
にクロツク信号が供給され、上記の積分回路に接続され
たトランジスタＴｒｌの導通を制御し、同時に比較器Ｃ
ＯＭの出力がインバータＩＶを介して与えられるＮＡＮ
ＤゲートＮＡを制御する。

上述の回路構成に於て、パルス幅変換回路１１の比較器
ＣＯＭに入力される電圧は、誤差電圧増幅回路１０およ
び過電流検出増幅回路１２の出力電圧に比例して変化し
、ＮＡＮＤゲートＮＡから図示しないドライブ回路へ与
えるパルス幅を変化させる。

すなわち、スイツチングレギユレータの出力電圧が増大
すると、比較器ＣＯＭに入力される積分波形の波高値が
低下する。一方、過電流検出増幅回路１２への検出電流
、換言すれば負荷電流が増大すると、比較器ＣＯＭに入
力される電圧が減少する。このように、誤差電圧増幅回
路１０或は過電流検出増幅回路１２、または両回路１０
，１２からの出力電圧が減少すると、インバータＩＶに
よつて反転された比較器ＣＯＭからの出力電圧が低下し
、ＮＡＮＤゲートＮＡからパルス幅の狭くなつたパルス
がドライブ回路に供給される。

従つて、スイツチングレギユレータのスイツチング素子
の導通時間が短かくなり、出力電圧或は出力電流、また
はこれらの両方が小さくなり、斯くして、スイツチング
レギユレータの出力は安定したものになる。例えば、第
２図は本発明のスイツチングレギユレータの出力インピ
ーダンス（ＭｆＦＬΩ）に対する周波数（ＫＨｚ）特性
を入力電圧が９０Ｖ、１１０Ｖ１１３０Ｖの３つの場合
について示しているが、広い範囲の周波数にわたつて発
振現象はなく安定している。

ここで誤差電圧増幅回路１０は、入力端子Ａに供給され
る高周波入力を入力コンデンサＣ１を介することにより
減衰することなく演算増幅器０Ａ，に与え、且つ脈流に
対する感度を高めて脈流に比例した差電圧を発生してい
る。

しかし、高周波に対する感度を高めると、相対的にチヨ
ツピング周波数（コンバータ周波数）およびその倍周波
で共振し或は発振現象を催する。このため演算増幅器０
Ａ１に負帰還コンデンサＣ２を接続して帯域制限し誤差
電圧増幅回路１０の増幅率がチヨツピング周波数及び共
振周波数以下では低下しないように、またチヨツピング
周波数及び共振周波数以上では小さくなるように構成し
て発振現象をなくしている。即ち、本発明においては、
負帰還コンデンサＣ２によつて誤差電圧増幅器の増幅度
をチヨツピング周波数及び共振周波数以上で低下させ、
一方入力コンデンサＣ１によつてチヨツピング周波数及
び共振周波数の近辺まで増幅率が大きくなるようにして
、チヨツピング周波数における発振現象を除去すると共
に平担な増幅率特性を得るものである。本発明は上述の
ような構成であるから、スイツチングレギユレータの出
力電圧および出力電流がそれぞれ誤差電圧増幅回路およ
び過電流検出増幅回路によつてボルトオーダの電圧に変
換され、この電圧によりスイツチング出力パルスのパル
ス幅も制御するから、安定な定電圧および定電流制御が
行なえる。

また、演算増幅器の位相特性およびスイツチングレギユ
レータの系全体の位相特性により生じる発振現象は、初
段である誤差電圧増幅回路に負帰還コンデンサを設けて
帯域制限することにより除去し、また必要な周波数範囲
に対しては入力コンデンサを併設して入力感度を高くし
ているから、演算増幅器の種類を問わず、高精度の電圧
制御および高安定の電圧制御機能を有する電源が得られ
る。

なお、高周波領域に於て演算増幅器０Ａ１の負帰還抵抗
Ｒ２を除いても安定に動作させることが出来る。

【図面の簡単な説明】

第１図は本発明によるスイツチングレギユレータの保護
機能回路を示す回路構成図、第２図は本発明に係るスイ
ツチングレギユレータの出力インピーダンスに対する周
波数特性図である。 １０：誤差電圧増幅回路、１１：パルス幅変換回路、１
２：過電流検出増幅回路、０Ａ１，０Ａ２：演算増幅器
、ＣＯＭ：比較器、Ｃ１：入力コンデンサ、Ｃ２：負帰
還コンデンサ。

Claims (1)

【特許請求の範囲】
1. １ スイッチング素子を有するスイッチングレギュレー
   タに於て、該スイッチングレギュレータの出力電圧を検
   出した検出電圧を基準電圧と比較する誤差電圧増幅回路
   と、該増幅回路からの出力電圧に応じて前記スイッチン
   グ素子の導通時間を制御して前記スイッチングレギュレ
   ータの出力電圧を安定化するパルス出力を発生するパル
   ス幅変換回路とを備え、該変換回路には前記増幅回路の
   出力電圧を積分して前記変換回路のパルス出力のパルス
   幅を決める積分波形を形成する積分回路を設け、前記誤
   差電圧増幅回路には高周波に対する入力感度を高める入
   力コンデンサによる入力手段を低周波入力手段に併設し
   て設けると共に前記増幅回路の演算増幅器に接続して帯
   域制限し高域周波数における増幅率を低下させて前記ス
   イッチングレギュレータの発振現象を除去する負帰還コ
   ンデンサを設けて構成したことを特徴とするスイッチン
   グレギュレータ。