JP2000217346A - Ｄｃ―ｄｃコンバ―タ - Google Patents

Abstract

(57)【要約】 【課題】 機能を維持しながらも回路規模を小さくする
ことを目的とする。 【解決手段】 ＤＣ−ＤＣコンバータに関し、入力電圧
Ｖｉを昇圧し昇圧電圧Ｖｍとして出力する昇圧回路１０
と、その昇圧電圧Ｖｍを降圧し出力電圧Ｖｏとして出力
する降圧回路２０とを備えている。ここで、昇圧回路１
０は昇圧電圧Ｖｍと出力電圧Ｖｏとに基づくフィードバ
ック制御により、出力電圧Ｖｏよりも所定電圧Ｖαだけ
高く入力電圧Ｖｉを昇圧している。そのため、昇圧回路
１０はフィードバック制御により所定電圧Ｖαをほぼ一
定に維持することができる。こうして所定電圧Ｖαがほ
ぼ一定に維持されることから、製品としてのＤＣ−ＤＣ
コンバータ相互間のばらつきが抑えられ、昇圧回路１０
側のトリミング回路が不要になる。そのため、ＤＣ−Ｄ
Ｃコンバータとしての機能を維持しながらも、昇圧回路
１０側のトリミング回路をなくすことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は昇圧回路と降圧回路
とを備えたＤＣ−ＤＣコンバータに関し、回路規模を小
さくするための技術に関する。

【０００２】

【従来の技術】従来のＤＣ−ＤＣコンバータについて、
その一例を図６を参照しながら説明する。図６におい
て、ＤＣ−ＤＣコンバータは昇圧回路１０と降圧回路２
０とを備えている。昇圧回路１０にはトリミング回路１
４を備え、降圧回路２０にはトリミング回路２１を備え
ている。一般に回路素子には誤差があるため、各回路か
ら出力される電圧を調整する必要がある。そこで、製品
としてのＤＣ−ＤＣコンバータ相互間のばらつきを抑え
るため、トリミング回路１４，２１によって各回路から
出力される電圧をそれぞれ所要の電圧に調整している。
具体的には、昇圧回路１０から出力される昇圧電圧Ｖｍ
を測り、その昇圧電圧Ｖｍが出力電圧Ｖｏよりも所定電
圧Ｖαだけ高くなるように（すなわち、Ｖｍ＝Ｖｏ＋Ｖ
α）、トリミング回路１４に含まれる短絡線Ｆ１ａ，Ｆ
１ｂ，Ｆ１ｃを適宜切断して調整する。ここで、所定電
圧Ｖαは降圧回路２０の降圧動作を保証するために必要
な電圧である。降圧回路２０については出力電圧Ｖｏを
測り、その出力電圧Ｖｏが規定された電圧になるよう
に、トリミング回路２１に含まれる短絡線Ｆ２ａ，Ｆ２
ｂ，Ｆ２ｃを切断して出力電圧Ｖｏを最終的に調整す
る。

【０００３】

【発明が解決しようとする課題】しかし、従来のＤＣ−
ＤＣコンバータでは昇圧回路１０と降圧回路２０との両
方にトリミング回路１４，２１を備えていたので、回路
規模が大きくならざるを得なかった。本発明はこのよう
な点に鑑みてなされたものであり、機能を維持しながら
も回路規模を小さくすることを目的とする。

【０００４】

【課題を解決するための手段１】課題を解決するための
手段１は、請求項１に記載されている通りである。当該
手段１によれば、昇圧回路は昇圧電圧と出力電圧とに基
づくフィードバック制御により入力電圧を昇圧するの
で、出力電圧よりも高い電圧をほぼ一定に維持すること
ができる。このとき出力電圧は正確に制御する必要があ
るが、昇圧電圧はそれほど正確に制御する必要がないた
め昇圧回路側のトリミング回路が不要になる。そのた
め、ＤＣ−ＤＣコンバータとしての機能を維持しながら
も、昇圧回路側のトリミング回路をなくすことができ
る。したがって、ＤＣ−ＤＣコンバータの回路規模を小
さくすることができる。

【０００５】

【課題を解決するための手段２】課題を解決するための
手段２は、請求項２に記載されている通りである。当該
手段２によれば、降圧回路の出力電圧を変えても、昇圧
回路の出力電圧との差を一定に保つことができる。

【０００６】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面に基づいて説明する。なお、単に「接続する」と
いう場合には、電気的に接続することを意味する。 〔実施の形態１〕まず、実施の形態１について、図１を
参照しながら説明する。この図１には、本発明にかかる
ＤＣ−ＤＣコンバータの回路例を示す。図１において、
本発明にかかるＤＣ−ＤＣコンバータは、昇圧回路１０
と降圧回路２０とによって構成されている。昇圧回路１
０は、コイルＬ１０、ダイオードＤ１０、コンデンサＣ
１０、ＦＥＴ（電解効果トランジスタ）Ｑ１０、ＰＷＭ
制御回路（パルス幅変調制御回路）１１、差動増幅器１
２、抵抗Ｒ１０，Ｒ１１を有する。ＦＥＴＱ１０には例
えばｎチャネルＭＯＳＦＥＴを用い、スイッチング素子
として作動させる。ＦＥＴＱ１０を用いることによっ
て、トランジスタを用いる場合に比べて駆動回路が不要
になるとともに、低周波から高周波まで広帯域に渡って
動作し、消費電力を低く抑えることが可能になる。差動
増幅器１２には、例えばオペアンプ（演算増幅器）を用
いる。このオペアンプを用いることによって、トランジ
スタや抵抗等で構成するよりも簡単に設計することが可
能になる。また、降圧回路２０は、トランジスタＱ２
０、コンデンサＣ２０、トリミング回路２１、差動増幅
器２２、抵抗Ｒ２０，Ｒ２１、基準電圧回路２３を有す
る。差動増幅器２２には差動増幅器１２と同様に、例え
ばオペアンプを用いる。基準電圧回路２３には例えば定
電圧発生回路を用いる。トリミング回路２１は短絡線Ｆ
２ａ，Ｆ２ｂ，Ｆ２ｃと抵抗Ｒ２ａ，Ｒ２ｂ，Ｒ２ｃと
を有する。

【０００７】次に、昇圧回路１０の具体的な構成と作動
等について説明する。入力端子Ｔｉと昇圧端子Ｔｍとの
間には、コイルＬ１０とダイオードＤ１０とを直列に接
続する。ダイオードＤ１０はアノード端子をコイルＬ１
０に、カソード端子を昇圧端子Ｔｍにそれぞれ接続す
る。コイルＬ１０とダイオードＤ１０との間にはＦＥＴ
Ｑ１０のドレイン端子を接続し、ＦＥＴＱ１０のソース
端子をアース（接地）する。ダイオードＤ１０と昇圧端
子Ｔｍとの間にはコンデンサＣ１０の一端を接続し、コ
ンデンサＣ１０の他端をアースする。そのコンデンサＣ
１０と並行して抵抗Ｒ１０と抵抗Ｒ１１とを直列に接続
し、抵抗Ｒ１１の一端をアースする。そして、抵抗Ｒ１
０と抵抗Ｒ１１との接続部を、「＋」で図示した差動増
幅器１２の正相入力端子に接続する。降圧回路２０にお
けるトランジスタＱ２０と出力端子Ｔｏとの接続部を、
「−」で図示した差動増幅器１２の逆相入力端子に接続
する。差動増幅器１２の出力端子をＰＷＭ制御回路１１
の入力端子に接続し、さらにＰＷＭ制御回路１１の出力
端子をＦＥＴＱ１０のゲート端子に接続する。

【０００８】ＦＥＴＱ１０，コイルＬ１０およびダイオ
ードＤ１０は、コンデンサＣ１０に電流を供給する。こ
の際、ＦＥＴＱ１０はＰＷＭ制御回路１１から出力され
たパルス信号を受けてオン状態（導通状態）とオフ状態
（非導通状態）とを交互に繰り返すスイッチング動作を
する。コイルＬ１０は流れる電流を平滑化する。ダイオ
ードＤ１０はコンデンサＣ１０に蓄えられた電流が入力
側の入力端子Ｔｉに逆流するのを防止する。ＦＥＴＱ１
０がスイッチング動作すると、入力端子Ｔｉからコイル
Ｌ１０，ＦＥＴＱ１０を経てアースに流れる電流の大き
さも変化する。この電流の変化によってコイルＬ１０に
逆起電力が発生するので、充電後におけるコンデンサＣ
１０の両端にかかる充電電圧Ｖｃ１は入力電圧Ｖｉより
も高くなる。この充電電圧Ｖｃ１は、昇圧回路１０から
出力される昇圧電圧Ｖｍにほぼ等しい。

【０００９】さて、ＰＷＭ制御回路１１から出力される
パルス信号は、ＰＷＭ制御回路１１に入力される電圧の
大きさに応じて変化する。すなわち、ＰＷＭ制御回路１
１に入力される電圧が大きくなるほどパルス信号のパル
ス幅が広くなり、電圧が小さくなるほどパルス信号のパ
ルス幅が狭くなる。パルス信号がローレベル状態にある
とき、コイルＬ１０からコンデンサＣ１０に向かって電
流ｉ１が流れる。逆にパルス信号がハイレベル状態にあ
るとき、電流ｉ１はコイルＬ１０からＦＥＴＱ１０を介
してアースに流れる。パルス信号がハイレベル状態とロ
ーレベル状態とを交互に繰り返すとき、充電電圧Ｖｃ１
はノコギリ刃に似た波形で変化する。ここで、ＰＷＭ制
御回路１１に入力される電圧の大きさは、差動増幅器１
２の正相入力端子と逆相入力端子とに入力される電圧の
差にほぼ比例する。正相入力端子には昇圧電圧Ｖｍを分
圧した電圧が入力され、逆相入力端子にはフィードバッ
クされた出力電圧Ｖｏが入力される。正相入力端子に入
力される電圧の大きさは、｛Ｒ１１／（Ｒ１０＋Ｒ１
１）｝×Ｖｍにほぼ等しい。差動増幅器１２の増幅率が
十分に大きければ正相入力端子および逆相入力端子に入
力される電圧の大きさはほぼ等しくなるので、Ｖｏ＝
｛Ｒ１１／（Ｒ１０＋Ｒ１１）｝×Ｖｍとなる。ここ
で、昇圧電圧Ｖｍ，出力電圧Ｖｏ，所定電圧Ｖαの関係
がＶｍ＝Ｖｏ＋Ｖαを満たすように抵抗Ｒ１０，Ｒ１１
の値が予め調整される。例えば、昇圧電圧Ｖｍを６ボル
トとし出力電圧Ｖｏを５ボルトとすると、所定電圧Ｖα
が１ボルト程度になるようにするには抵抗Ｒ１０，Ｒ１
１の値をＲ１０＝（１／５）×Ｒ１１の関係式が成り立
つように設定する。

【００１０】次に、降圧回路２０の具体的な構成と作動
等について説明する。昇圧端子Ｔｍと出力端子Ｔｏとの
間には、トランジスタＱ２０が接続されている。すなわ
ち、トランジスタＱ２０のエミッタ端子を昇圧端子Ｔｍ
に接続し、コレクタ端子を出力端子Ｔｏに接続する。ま
た、トランジスタＱ２０のベース端子は差動増幅器２２
の出力端子に接続する。トランジスタＱ２０と出力端子
Ｔｏとの間には、コンデンサＣ２０の一端を接続し、コ
ンデンサＣ２０の他端をアースする。そのコンデンサＣ
２０と並行して、トリミング回路２１，抵抗Ｒ２０，抵
抗Ｒ２１を直列に接続する。抵抗Ｒ２０と抵抗Ｒ２１と
の接続部を、「＋」で図示した差動増幅器２２の正相入
力端子に接続する。基準電圧回路２３の出力端子を、
「−」で図示した差動増幅器２２の逆相入力端子に接続
する。トリミング回路２１は短絡線Ｆ２ａ，Ｆ２ｂ，Ｆ
２ｃと抵抗Ｒ２ａ，Ｒ２ｂ，Ｒ２ｃとを梯子状に接続す
る。すなわち、短絡線Ｆ２ａ，Ｆ２ｂ，Ｆ２ｃを直接に
接続し、抵抗Ｒ２ａ，Ｒ２ｂ，Ｒ２ｃを直列に接続する
とともに、各素子間を短絡する。この接続態様では、短
絡線Ｆ２ａが切れない間は、抵抗Ｒ２ａは抵抗として作
用しない。同様に短絡線Ｆ２ｂ，Ｆ２ｃが切れない間
は、抵抗Ｒ２ｂ，Ｒ２ｃはそれぞれ抵抗として作用しな
い。したがって、短絡線Ｆ２ａ，Ｆ２ｂ，Ｆ２ｃのいず
れが切れているか否かによって、トリミング回路２１の
全体の合成抵抗Ｒ２ｘが異なってくる。

【００１１】トランジスタＱ２０は昇圧端子Ｔｍから供
給された電流ｉ２を出力端子Ｔｏに伝達する。この際、
トランジスタＱ２０は差動増幅器２２から出力された制
御電流に応じて、伝達する電流ｉ３の大きさを変化させ
る。すなわち、制御電流が大きくなると出力端子Ｔｏに
伝達する電流ｉ３を小さくし、制御電流が小さくなると
出力端子Ｔｏに伝達する電流ｉ３を大きくする。コンデ
ンサＣ２０は、出力端子Ｔｏから出力する出力電圧Ｖｏ
の大きさをほぼ一定に維持するように平滑化する。すな
わち、コンデンサＣ２０の両端にかかる充電電圧Ｖｃ２
は出力電圧Ｖｏにほぼ等しくなる。

【００１２】正相入力端子にはフィードバックされた出
力電圧Ｖｏを分圧した電圧が入力され、逆相入力端子に
は基準電圧Ｖｒ２が入力される。正相入力端子に入力さ
れる電圧の大きさは上記合成抵抗Ｒ２ｘを用いると、
｛Ｒ２１／（Ｒ２ｘ＋Ｒ２０＋Ｒ２１）｝×Ｖｏにほぼ
等しい。差動増幅器２２の増幅率が十分に大きければ正
相入力端子および逆相入力端子に入力される電圧はほぼ
等しくなるので、Ｖｒ２＝｛Ｒ２１／（Ｒ２ｘ＋Ｒ２０
＋Ｒ２１）｝×Ｖｏとなる。よって、トリミング回路２
１内のヒューズの切断場所を適切に選択することによ
り、出力電圧Ｖｏを所望の値に調整することが可能にな
る。なお、差動増幅器２２の回路構成によっては、初期
状態で制御電流の値が０アンペアとなり、トランジスタ
Ｑ２０を駆動させることができない。そのため、初期状
態においてトランジスタＱ２０を駆動する起動電流を供
給する起動回路が必要になる場合もある（図示せず）。

【００１３】上記実施の形態１によれば、本発明のＤＣ
−ＤＣコンバータは、入力電圧Ｖｉを昇圧し昇圧電圧Ｖ
ｍとして出力する昇圧回路１０と、その昇圧電圧Ｖｍを
降圧し出力電圧Ｖｏとして出力する降圧回路２０とを備
えている。ここで、昇圧回路１０は昇圧電圧Ｖｍと出力
電圧Ｖｏとに基づくフィードバック制御により、出力電
圧Ｖｏよりも所定電圧Ｖαだけ高く入力電圧Ｖｉを昇圧
している。すなわち、昇圧回路１０はフィードバック制
御により昇圧電圧Ｖｍ，出力電圧Ｖｏ，所定電圧Ｖαの
関係がＶｍ＝Ｖｏ＋Ｖαを満たすように維持することが
できる。このとき出力電圧Ｖｏは正確に制御するために
トリミング回路２１が必要になるが、昇圧電圧Ｖｍはそ
れほど正確に制御する必要がないためトリミング回路が
不要になる。この場合でもトリミング回路２１によって
製品としてのＤＣ−ＤＣコンバータ相互間のばらつきが
抑えられ、昇圧回路１０側のトリミング回路が不要にな
る。そのため、ＤＣ−ＤＣコンバータとしての機能を維
持しながらも、昇圧回路１０側のトリミング回路をなく
すことができる。したがって、ＤＣ−ＤＣコンバータの
回路規模を小さくすることができ、コンパクトにするこ
とができる。

【００１４】なお、所定電圧Ｖαは出力電圧Ｖｏよりも
高い電圧であれば、ＤＣ−ＤＣコンバータとしての機能
を維持できる。具体的な適用範囲は、降圧回路２０のト
ランジスタＱ２０を動作させるための電圧以上、昇圧回
路１０や降圧回路２０で用いられる回路素子の耐圧以下
になる。したがって、回路素子の耐圧に応じて、低電圧
のみならず高電圧のＤＣ−ＤＣコンバータとして用いる
ことができる。また、フィードバック制御により出力電
圧Ｖｏと所定電圧Ｖαとをほぼ一定に維持することがで
きるので、昇圧電圧Ｖｍもまたほぼ一定に維持すること
ができる。したがって、出力電圧Ｖｏとあわせて昇圧電
圧Ｖｍも安定電源として出力することができる。例え
ば、出力電圧Ｖｏを３ボルト、所定電圧Ｖαを２ボルト
とすれば、５ボルトの昇圧電圧Ｖｍを外部に供給するこ
とができる。

【００１５】〔実施の形態２〕次に、実施の形態２は、
図２を参照しながら説明する。この図２には、本発明に
かかるＤＣ−ＤＣコンバータの回路例を示す。なお、図
１と同じ要素には同一符号を付して説明を省略する。ま
た、説明を簡単にするために、実施の形態２では実施の
形態１と異なる点について説明する。実施の形態２が実
施の形態１と異なるのは、昇圧回路１０における差動増
幅器１２の逆相入力端子に接続して入力する電圧であ
る。すなわち、実施の形態１では出力電圧Ｖｏを直接入
力した点で、図２に示すように出力電圧Ｖｏを抵抗Ｒ１
２，Ｒ１３を分圧して入力した実施の形態２と異なる。

【００１６】図２において、トランジスタＱ２０と出力
端子Ｔｏとの接続部から、コンデンサＣ２０と並行して
抵抗Ｒ１２と抵抗Ｒ１３とを直列に接続し、抵抗Ｒ１３
の一端をアースする。そして、抵抗Ｒ１２と抵抗Ｒ１３
との接続部を、差動増幅器１２の逆相入力端子に接続す
る。こうして、出力電圧Ｖｏを抵抗Ｒ１２と抵抗Ｒ１３
とで分圧した電圧をフィードバックさせて差動増幅器１
２に入力する。この場合、昇圧回路１０の基準電圧をＶ
ｏから｛Ｒ１３／（Ｒ１２＋Ｒ１３）｝×Ｖｏに下げる
ことができるので、差動増幅器１２の入力電圧範囲を狭
くすることができる。

【００１７】〔実施の形態３〕次に、実施の形態３は、
図３を参照しながら説明する。この図３には、本発明に
かかるＤＣ−ＤＣコンバータの回路例を示す。なお、図
２と同じ要素には同一符号を付して説明を省略する。ま
た、説明を簡単にするために、実施の形態３では実施の
形態２と異なる点について説明する。実施の形態３が実
施の形態２と異なるのは、昇圧回路１０における差動増
幅器１２の逆相入力端子に接続して入力する電圧であ
る。すなわち、実施の形態２では出力電圧Ｖｏのみを入
力した点で、図３に示すようにさらに基準電圧Ｖｒ２を
入力した実施の形態３と異なる。

【００１８】図３において、降圧回路２０における基準
電圧回路２３の出力端子を差動増幅器１２の逆相入力端
子に接続する。この差動増幅器１２には図１，図２のも
のと異なり、図４に示すような３端子入力タイプのもの
を用いる。このような回路構成にすると、他の回路を用
いることなく初期状態からＤＣ−ＤＣコンバータを起動
させることができる。すなわち、初期状態では昇圧電圧
Ｖｍ，出力電圧Ｖｏはともに０ボルトである。しかし、
差動増幅器１２には逆相入力端子に基準電圧Ｖｒ２が入
力されているので、差動増幅器１２はＰＷＭ制御回路１
１に対して制御電圧を出力することになる。そのため、
初期状態においてもＰＷＭ制御回路１１を作動させるこ
とができる。したがって、初期状態から確実にＤＣ−Ｄ
Ｃコンバータとして作動させることができる。その後、
出力電圧Ｖｏを抵抗Ｒ１２と抵抗Ｒ１３とで分圧した電
圧が基準電圧Ｖｒ２を超えると、当該分圧した電圧が優
先して差動増幅器１２に入力される。そのため、ＤＣ−
ＤＣコンバータの安定状態では、フィードバック制御に
より所定電圧Ｖαをほぼ一定に維持することができる。
こうして所定電圧Ｖαがほぼ一定に維持されるので、出
力電圧Ｖｏも安定する。

【００１９】ここで、抵抗やトランジスタ等を用いて構
成した３端子入力タイプの差動増幅器１２についての回
路例を図４に示す。図４に示す例の差動増幅器１２は、
抵抗Ｒ３０，Ｒ３１、トランジスタＱ３０，Ｑ３１，Ｑ
３２、差動増幅器Ｑ３３、定電流源Ｉ３０を有する。端
子Ｔ３０，Ｔ３１は逆相入力端子であり、端子Ｔ３２は
正相入力端子である。端子Ｔ３０はトランジスタＱ３０
のベース端子に接続し、端子Ｔ３１はトランジスタＱ３
１のベース端子に接続し、端子Ｔ３２はトランジスタＱ
３２のベース端子に接続する。トランジスタＱ３０，Ｑ
３１，Ｑ３２のエミッタ端子は、定電流源Ｉ３０を介し
てアースする。トランジスタＱ３０，Ｑ３１のコレクタ
端子は差動増幅器Ｑ３３の正相入力端子に接続し、トラ
ンジスタＱ３２のコレクタ端子は差動増幅器Ｑ３３の逆
相入力端子に接続する。この回路構成では、端子Ｔ３
０，Ｔ３１に入力される信号のうちいずれか高いほうの
信号に対応する電圧が差動増幅器Ｑ３３の正相入力端子
に優先して入力される。

【００２０】〔実施の形態４〕次に、実施の形態４は、
図５を参照しながら説明する。この図５には、本発明に
かかるＤＣ−ＤＣコンバータの回路例を示す。なお、図
１と同じ要素には同一符号を付して説明を省略する。ま
た、説明を簡単にするために、実施の形態４では実施の
形態１と異なる点について説明する。

【００２１】実施の形態４が実施の形態１と異なるの
は、昇圧回路１０における差動増幅器１２の正相入力端
子に接続して入力する電圧である。すなわち、実施の形
態１では昇圧電圧Ｖｍを抵抗Ｒ１０と抵抗Ｒ１１とで分
圧した電圧を用いた点で、図５に示すように基準電圧回
路１３を用いる実施の形態４と異なる。この場合、正相
入力端子に入力される電圧の大きさは基準電圧回路１３
の基準電圧をＶｒ１とすると、Ｖｍ−Ｖｒ１にほぼ等し
い。したがって、昇圧電圧Ｖｍ，出力電圧Ｖｏ，所定電
圧Ｖαの関係がＶｍ＝Ｖｏ＋Ｖαを満たすように基準電
圧Ｖｒ１をＶｒ１＝Ｖｏと予め調整する。

【００２２】上記実施の形態４によれば、昇圧回路１０
は基準電圧Ｖｒ１に基づいて出力電圧Ｖｏよりも基準電
圧Ｖｒ１だけ高く入力電圧Ｖｉを昇圧し、昇圧電圧Ｖｍ
としている。昇圧電圧Ｖｍと出力電圧Ｖｏとに基づくフ
ィードバック制御を行う場合に比べて、基準電圧Ｖｒ１
に基づいてフィードバック制御を行うと初期の電圧が高
くなる。そのため、昇圧電圧Ｖｍが出力電圧Ｖｏよりも
基準電圧Ｖｒ１だけ高くなるまでに要する期間が短くな
る。そのため、ＤＣ−ＤＣコンバータの動作をより速く
安定化させることができる。

【００２３】〔他の実施の形態〕上述したＤＣ−ＤＣコ
ンバータにおけるその他の部分の構造，形状，大きさ，
個数，配置および動作条件等については、上記実施の形
態に限定されるものでない。例えば、上記実施の形態を
応用した次の各形態を実施することもできる。 （１）上記各実施の形態ではＦＥＴＱ１０にはｎチャネ
ルＭＯＳＦＥＴを用いたが、他のタイプのＦＥＴを用い
てもよい。なお、ＦＥＴＱ１０に代えてトランジスタを
用いた場合でも、ＦＥＴと同様のスイッチング動作をさ
せることが可能である。 （２）上記各実施の形態ではＰＷＭ制御回路１１を用い
たが、ＰＦＭ制御回路（パルス周波数変調制御回路）を
用いてもよい。この場合にはパルス信号のパルス幅が一
定で周波数が変化してゆくが、ＰＦＭ制御回路の出力電
圧がＦＥＴＱ１０をスイッチング動作させることにはＰ
ＷＭ制御回路１１の場合と変わらない。したがって、上
記各実施の形態と同様の効果を得ることができる。

【００２４】（３）上記各実施の形態では昇圧電圧Ｖｍ
を分圧するために抵抗Ｒ１０，Ｒ１１を用いたが、可変
抵抗器やサーミスタ等のような抵抗を可変させることが
可能な素子を用いてもよい。可変抵抗器を用いる場合に
は、その中間端子（可変端子）を差動増幅器１２の正相
入力端子に接続する。中間端子を可変させることによ
り、所定電圧Ｖαを微調整することが可能になる。ま
た、抵抗Ｒ１０および／または抵抗Ｒ１１にサーミスタ
を用いると、ＤＣ−ＤＣコンバータの周囲温度に応じて
差動増幅器１２に入力する電圧が変化する。そのため、
周囲温度が変化しても出力電圧Ｖｏや昇圧電圧Ｖｍを安
定させることができる。なお、抵抗を可変させることが
可能な素子を用いる態様は、抵抗Ｒ１２，Ｒ１３等の他
の抵抗器に代える場合にも同様である。 （４）上記各実施の形態ではダイオードＤ１０を用いた
が、ツェナーダイオードを用いてもよい。ツェナーダイ
オードは一定電圧以上の逆電圧がかかると導通するとい
う特性がある。そのため、何らかの原因でコンデンサＣ
１０に過大な電圧がかかると、ツェナーダイオードが導
通してコンデンサＣ１０にかかる電圧が下がることにな
る。したがって、コンデンサＣ１０に過大な電圧がかか
るのを防止することができる。

【００２５】

【他の発明の態様】以上、本発明の実施の形態について
説明したが、この実施の形態には特許請求の範囲に記載
した発明の態様のみならず他の発明の態様を有するもの
である。この発明の態様を以下に列挙するとともに、必
要に応じて関連説明を行う。

【００２６】〔態様１〕 入力電圧を昇圧し昇圧電圧と
して出力する昇圧回路と、その昇圧電圧を降圧し出力電
圧として出力する降圧回路とを備えたＤＣ−ＤＣコンバ
ータにおいて、昇圧回路は昇圧電圧と出力電圧とに基づ
くフィードバック制御により、出力電圧よりも所定電圧
だけ高く入力電圧を昇圧するＤＣ−ＤＣコンバータ。 〔態様１の関連説明〕 本態様によれば、昇圧回路は昇
圧電圧と出力電圧とに基づくフィードバック制御により
入力電圧を所定電圧だけ昇圧するので、出力電圧よりも
所定電圧だけ高い電圧をほぼ一定に維持することができ
る。このとき出力電圧は正確に制御する必要があるが、
昇圧電圧はそれほど正確に制御する必要がないため昇圧
回路側のトリミング回路が不要になる。そのため、ＤＣ
−ＤＣコンバータとしての機能を維持しながらも、昇圧
回路側のトリミング回路をなくすことができる。したが
って、ＤＣ−ＤＣコンバータの回路規模を小さくするこ
とができる。

【００２７】

【発明の効果】本発明によれば、機能を維持しながらも
回路規模を小さくすることができる。

【図面の簡単な説明】

【図１】本発明のＤＣ−ＤＣコンバータの第１回路例を
示す図である。

【図２】本発明のＤＣ−ＤＣコンバータの第２回路例を
示す図である。

【図３】本発明のＤＣ−ＤＣコンバータの第３回路例を
示す図である。

【図４】３入力差動増幅器の回路例を示す図である。

【図５】本発明のＤＣ−ＤＣコンバータの第４回路例を
示す図である。

【図６】従来のＤＣ−ＤＣコンバータの回路例を示す図
である。

【符号の説明】

１０ 昇圧回路 １１ ＰＷＭ制御回路 １２，２２ 差動増幅器 １３，２１ トリミング回路 ２０ 降圧回路 Ｑ１０ ＦＥＴ Ｑ２０ トランジスタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力電圧を昇圧し昇圧電圧として出力す
   る昇圧回路と、その昇圧電圧を降圧し出力電圧として出
   力する降圧回路とを備えたＤＣ−ＤＣコンバータにおい
   て、 昇圧回路は昇圧電圧と出力電圧とに基づくフィードバッ
   ク制御により、出力電圧よりも高い電圧に入力電圧を昇
   圧するＤＣ−ＤＣコンバータ。
2. 【請求項２】 請求項１に記載されたＤＣ−ＤＣコンバ
   ータにおいて、 昇圧回路は、基準電圧に基づいて出力電圧よりも基準電
   圧だけ高く入力電圧を昇圧するＤＣ−ＤＣコンバータ。