JPS5922436A - 可変遅延回路 - Google Patents
可変遅延回路Info
- Publication number
- JPS5922436A JPS5922436A JP13031482A JP13031482A JPS5922436A JP S5922436 A JPS5922436 A JP S5922436A JP 13031482 A JP13031482 A JP 13031482A JP 13031482 A JP13031482 A JP 13031482A JP S5922436 A JPS5922436 A JP S5922436A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- delay time
- rising
- converter
- differential input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の対象
本発明は、ディジタル回路に係り、特に高速パルスを扱
５装置において、パルスの位相調整に好適な可変遅延回
路に関する。
５装置において、パルスの位相調整に好適な可変遅延回
路に関する。
従来技術
従来の可変遅延回路は、第１図に示す如くに駆動回路１
の出力に抵抗２と可変容量ダイオード３からなるＣＲ回
路を設け、可変容量ダイオードに加える電圧はＤＡ変換
器４を介して与えている。ＤＡ変換器の入力りを変えれ
ば遅延時間を変えられる。第２ａ図には、第１図の各部
の波形を、遅延時間最小の場合と最大の場合について示
している。Ｃ几回路であるＡ点及びＢ点の波形は、特に
可変容量ダイオード４による負荷容量が大ぎくなると、
駆動回路の出力インピーダンスが立ち上り時と立ち下り
時とで異ってくるために、出力Ｏの波形に示す如くに、
立ち上り時の遅延時間と、立ち下り時の遅延時間に差異
が生ずる欠点があった。さらに第２ｂ図に示す如くに駆
動回路゛の出力レベル及びスレシュホールドレベルが温
度及び電源の変化により変動し、遅延時間の狂いとなる
欠点がある。
の出力に抵抗２と可変容量ダイオード３からなるＣＲ回
路を設け、可変容量ダイオードに加える電圧はＤＡ変換
器４を介して与えている。ＤＡ変換器の入力りを変えれ
ば遅延時間を変えられる。第２ａ図には、第１図の各部
の波形を、遅延時間最小の場合と最大の場合について示
している。Ｃ几回路であるＡ点及びＢ点の波形は、特に
可変容量ダイオード４による負荷容量が大ぎくなると、
駆動回路の出力インピーダンスが立ち上り時と立ち下り
時とで異ってくるために、出力Ｏの波形に示す如くに、
立ち上り時の遅延時間と、立ち下り時の遅延時間に差異
が生ずる欠点があった。さらに第２ｂ図に示す如くに駆
動回路゛の出力レベル及びスレシュホールドレベルが温
度及び電源の変化により変動し、遅延時間の狂いとなる
欠点がある。
発明の目的
本発明の目的は、前記の如き従来の問題点を除去するも
のであり、高精度かつ高安定な可変遅延回路を提供する
ことにある。
のであり、高精度かつ高安定な可変遅延回路を提供する
ことにある。
本発明の特徴とするところは、駆動回路に差動型回路を
採用し、各種要因による遅延時間の狂いをなくすと共に
、立ち上り時と立ち下り時のバランスを取り遅延時間が
大きい時にも、パルスの中食化を生じない。
採用し、各種要因による遅延時間の狂いをなくすと共に
、立ち上り時と立ち下り時のバランスを取り遅延時間が
大きい時にも、パルスの中食化を生じない。
発明の実施例
以下、本発明の一実施例を第３図により説明する。駆動
回路１１は両極性を有し、各々の出力には抵抗１２と可
変容量ダイオード１３によるＣＢ。
回路１１は両極性を有し、各々の出力には抵抗１２と可
変容量ダイオード１３によるＣＢ。
回路が構成されている。各々のＣ凡回路からの両極性の
信号を次段の差動入力型受信回路１１′に入力し波形整
形を行い出力として取り出す。
信号を次段の差動入力型受信回路１１′に入力し波形整
形を行い出力として取り出す。
可変容量ダイオード１３に加える電圧はＤＡ変換器１４
介して与えられる。ＤＡ変換器の入力りを変えれば遅延
時間を変えられる。第４ａ図には、第３図における各部
の波形を示している。ＤＡ変換器１４から与える可変容
量ダイオードの逆バイアス電圧が大きい場合と小さい場
合の両方について示している。逆バイアス電圧が小さく
て容量が大きい場合に、Ａ点及びＢ点の波形が立ち上り
時と立ち下り時とで異っていても、受信回路１１′が差
動入力となっているために、出力０１及び０２において
、立ち上り時と立ち下りに示す如くに駆動回路１１の出
力レベルが温度や電源等により変化しても、差動入力と
なるために、その影響を受けない。さらに差動入力のた
め、受信回路１１′の交流利得が大きく、一段での時定
数を大きくでき、可変遅延時間範囲を大きく取れる。
介して与えられる。ＤＡ変換器の入力りを変えれば遅延
時間を変えられる。第４ａ図には、第３図における各部
の波形を示している。ＤＡ変換器１４から与える可変容
量ダイオードの逆バイアス電圧が大きい場合と小さい場
合の両方について示している。逆バイアス電圧が小さく
て容量が大きい場合に、Ａ点及びＢ点の波形が立ち上り
時と立ち下り時とで異っていても、受信回路１１′が差
動入力となっているために、出力０１及び０２において
、立ち上り時と立ち下りに示す如くに駆動回路１１の出
力レベルが温度や電源等により変化しても、差動入力と
なるために、その影響を受けない。さらに差動入力のた
め、受信回路１１′の交流利得が大きく、一段での時定
数を大きくでき、可変遅延時間範囲を大きく取れる。
発明の効果
本発明に、よれば、立ち上り側と立ち下り側との時定数
の差をなくすことができるので、パルス巾変化がなく、
高精度な可変遅延時間を得ることが出来る。又差動入力
型であるために、温度及び電源等による変化がなく高安
定動作を行うことが出来る。さらに整珍回路の利得が大
きいため時定数を太き（取れ、可変範囲を広く出来る。
の差をなくすことができるので、パルス巾変化がなく、
高精度な可変遅延時間を得ることが出来る。又差動入力
型であるために、温度及び電源等による変化がなく高安
定動作を行うことが出来る。さらに整珍回路の利得が大
きいため時定数を太き（取れ、可変範囲を広く出来る。
従って所定の可変範囲を得るための回路段数を少く出来
、遅延時間最小である基本遅れが小さく、従って回路自
身による変動も小さくなる。
、遅延時間最小である基本遅れが小さく、従って回路自
身による変動も小さくなる。
第１図は従来技術による可変遅延回路の回路図である。
第２ａ図第２ｂ図は従来技術による可変遅延回路におけ
る各部の波形である。 第６図は本発明による可変遅延回路の回路図である。 第４ａ図第４ｂ図は本発明による可変遅延回路における
各部の波形である。 １・・・駆動回路 ２・・・抵抗３・・・可変容
量ダイオード ４・・・ＤＡ変換器 １１・・・駆動回路１１′・
・・差動入力型受信回路 １２・・・抵抗 １３・・・可変容量ダイオード １４・・・ＤＡ変換器 −７１困 第２Ｌ図 ォ２し図 第３図 才４−久図
る各部の波形である。 第６図は本発明による可変遅延回路の回路図である。 第４ａ図第４ｂ図は本発明による可変遅延回路における
各部の波形である。 １・・・駆動回路 ２・・・抵抗３・・・可変容
量ダイオード ４・・・ＤＡ変換器 １１・・・駆動回路１１′・
・・差動入力型受信回路 １２・・・抵抗 １３・・・可変容量ダイオード １４・・・ＤＡ変換器 −７１困 第２Ｌ図 ォ２し図 第３図 才４−久図
Claims (1)
- 可変容量ダイオードと抵抗により、ＣＲ，時定数を変化
させ、遅延時間を制御する可変遅延回路において、両極
性出力を有する駆動回路の各々の出力にＣＲ回路を設け
、前記回路の両極性信号を次段の差動入力型受信回路に
入力し波形整形することを特徴とする可変遅延回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13031482A JPS5922436A (ja) | 1982-07-28 | 1982-07-28 | 可変遅延回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13031482A JPS5922436A (ja) | 1982-07-28 | 1982-07-28 | 可変遅延回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5922436A true JPS5922436A (ja) | 1984-02-04 |
Family
ID=15031355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13031482A Pending JPS5922436A (ja) | 1982-07-28 | 1982-07-28 | 可変遅延回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5922436A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61198912A (ja) * | 1985-02-28 | 1986-09-03 | Fujitsu Ltd | 遅延回路 |
| JPS62155523U (ja) * | 1986-03-20 | 1987-10-02 | ||
| JPH03211914A (ja) * | 1990-01-17 | 1991-09-17 | Hitachi Ltd | 可変遅延回路並びにその回路を用いたタイミング発生装置 |
| US5210450A (en) * | 1990-04-16 | 1993-05-11 | Tektronix, Inc. | Active selectable digital delay circuit |
| US5231319A (en) * | 1991-08-22 | 1993-07-27 | Ncr Corporation | Voltage variable delay circuit |
| JP2005159963A (ja) * | 2003-11-28 | 2005-06-16 | Advantest Corp | 高周波遅延回路、及び試験装置 |
| JP2006025143A (ja) * | 2004-07-07 | 2006-01-26 | Audio Technica Corp | デジタルオーディオ用の信号伝送装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5757642B2 (ja) * | 1977-12-29 | 1982-12-06 | Daiwa Seiko Co |
-
1982
- 1982-07-28 JP JP13031482A patent/JPS5922436A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5757642B2 (ja) * | 1977-12-29 | 1982-12-06 | Daiwa Seiko Co |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61198912A (ja) * | 1985-02-28 | 1986-09-03 | Fujitsu Ltd | 遅延回路 |
| JPS62155523U (ja) * | 1986-03-20 | 1987-10-02 | ||
| JPH0339945Y2 (ja) * | 1986-03-20 | 1991-08-22 | ||
| JPH03211914A (ja) * | 1990-01-17 | 1991-09-17 | Hitachi Ltd | 可変遅延回路並びにその回路を用いたタイミング発生装置 |
| US5210450A (en) * | 1990-04-16 | 1993-05-11 | Tektronix, Inc. | Active selectable digital delay circuit |
| US5231319A (en) * | 1991-08-22 | 1993-07-27 | Ncr Corporation | Voltage variable delay circuit |
| JP2005159963A (ja) * | 2003-11-28 | 2005-06-16 | Advantest Corp | 高周波遅延回路、及び試験装置 |
| JP2006025143A (ja) * | 2004-07-07 | 2006-01-26 | Audio Technica Corp | デジタルオーディオ用の信号伝送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0239720A (ja) | 可変遅延回路 | |
| US3010078A (en) | Voltage controlled frequency circuit | |
| JPS6455909A (en) | Ladder type current waveform generating circuit with matched rising and dropping time | |
| JPS5922436A (ja) | 可変遅延回路 | |
| KR100340660B1 (ko) | 위상 동기 회로, 정보 처리 장치 및 정보 처리 시스템 | |
| US4598217A (en) | High speed phase/frequency detector | |
| JPH01307312A (ja) | 予め定められ制御された衝撃係数を有する一連のパルスを発生するための回路 | |
| JP3185229B2 (ja) | パルス信号処理回路 | |
| US4308466A (en) | Circuit to compensate for semiconductor switching speed variations | |
| US3946253A (en) | Pulse train generator | |
| JPS6017953Y2 (ja) | 発振器 | |
| KR930003902Y1 (ko) | 펄스 발생회로 | |
| JPH0410807A (ja) | クロック信号発生回路 | |
| JP2891137B2 (ja) | 可変遅延回路 | |
| JPS6243368B2 (ja) | ||
| US3172029A (en) | Linear power output device | |
| JPS635297Y2 (ja) | ||
| JPH0731625Y2 (ja) | クロツクパルス位相調整回路 | |
| JPS6072314A (ja) | コンパレ−タ回路 | |
| JPH05136662A (ja) | パルス供給回路 | |
| JPH02125515A (ja) | クロック発生回路 | |
| SU1552346A1 (ru) | Преобразователь напр жени в частоту | |
| JPH09326654A (ja) | 自動利得調整回路 | |
| RU1829112C (ru) | Компаратор напр жений | |
| JPH0642625B2 (ja) | パルス発生回路 |