JPS59223829A - マイクロコンピユ−タシステム - Google Patents
マイクロコンピユ−タシステムInfo
- Publication number
- JPS59223829A JPS59223829A JP9782083A JP9782083A JPS59223829A JP S59223829 A JPS59223829 A JP S59223829A JP 9782083 A JP9782083 A JP 9782083A JP 9782083 A JP9782083 A JP 9782083A JP S59223829 A JPS59223829 A JP S59223829A
- Authority
- JP
- Japan
- Prior art keywords
- address
- semiconductor integrated
- integrated circuit
- daisy chain
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発明はく一マイクロコンピュータシステムに関する
もので、例えば、特定の情報処理を専用の仕事とする周
辺機器を持つマイクロコンピュータシステムに有効な技
術に関するものである。
もので、例えば、特定の情報処理を専用の仕事とする周
辺機器を持つマイクロコンピュータシステムに有効な技
術に関するものである。
例えば、直接メモリ・アクセス制御装置（以下、単にＤ
ＭＡＣと称する）は、小さなマイクロプロセッサ型の論
理によって、フロッピーディスク装置等のような入出力
（Ｉ １０＞装置（又は外部システムのバスのデータ線
）と半導体メモリ装置との間でのデータを転送すること
を唯一の専用の仕事とするものである。このような周辺
機器に対しては、それぞれシステムアドレスが割当られ
ており、アドレス信号と自己に割当られたシステムアド
レスとの一致を検出してチップ選択信号を形成するアド
レスデコーダを設けるものである。
ＭＡＣと称する）は、小さなマイクロプロセッサ型の論
理によって、フロッピーディスク装置等のような入出力
（Ｉ １０＞装置（又は外部システムのバスのデータ線
）と半導体メモリ装置との間でのデータを転送すること
を唯一の専用の仕事とするものである。このような周辺
機器に対しては、それぞれシステムアドレスが割当られ
ており、アドレス信号と自己に割当られたシステムアド
レスとの一致を検出してチップ選択信号を形成するアド
レスデコーダを設けるものである。
周辺機器において、上記システムアドレスの設定は、ス
イッチ手段により行うことが考えられる。
イッチ手段により行うことが考えられる。
また、上記チップ選択信号を形成するためのアドレスデ
コーダは、それを構成する別の半導体集積回路装置を外
付けすることが考えられる。この場合、次のような欠点
を持つことが本願発明者の検討によって見い出された。
コーダは、それを構成する別の半導体集積回路装置を外
付けすることが考えられる。この場合、次のような欠点
を持つことが本願発明者の検討によって見い出された。
（１）周辺機器を構成する外部回路としてスイッチ手段
とアドレスデコーダ回路を構成する半導体集積回路装置
を必要とするので、外部回路が複雑になり、実装密度が
低下する。（２）上記外部回路の分だけ部品点数が増大
して組立工程の増加及び価格が高（なるという欠点が生
じる。（３）周辺機器を構成する半導体集積回路装置に
チップ選択端子ＣＳを設ける必要がある。
とアドレスデコーダ回路を構成する半導体集積回路装置
を必要とするので、外部回路が複雑になり、実装密度が
低下する。（２）上記外部回路の分だけ部品点数が増大
して組立工程の増加及び価格が高（なるという欠点が生
じる。（３）周辺機器を構成する半導体集積回路装置に
チップ選択端子ＣＳを設ける必要がある。
この発明の目的は、実装密度の向上を図ったマイクロコ
ンピュータシステムを提供することにある。
ンピュータシステムを提供することにある。
この発明の他の目的は、システムを構成する部品点数の
削減を図ったマイクロコンピュータシステムを提供する
ことにある。
削減を図ったマイクロコンピュータシステムを提供する
ことにある。
この発明の更に他の目的は、周辺機器を構成する半導体
集積回路装置の端子数を削減できるとともに、その標準
化を達成できるマイクロコンピュータシステムを提供す
ることにある。
集積回路装置の端子数を削減できるとともに、その標準
化を達成できるマイクロコンピュータシステムを提供す
ることにある。
この発明の前記ならびにその他の目的と新規な特徴は、
この明細書の記述および添イ１図面から明らかになるで
あろう。
この明細書の記述および添イ１図面から明らかになるで
あろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
を簡単に説明すれば、下記の通りである。
すなわち、周辺機器を構成する半導体集積回路装置にシ
ステムアドレスの記憶回路と、その比較一致を検出して
チップ選択信号を形成するアドレスデコーダ回路を内蔵
させ、システム起動時にディジーチェインを利用して順
にこれらの周辺機器とマイクロプロセッサとを接続して
システムアドレスの割り当てを行うことによって、周辺
機器の外部回路の削減等を達成するものである。
ステムアドレスの記憶回路と、その比較一致を検出して
チップ選択信号を形成するアドレスデコーダ回路を内蔵
させ、システム起動時にディジーチェインを利用して順
にこれらの周辺機器とマイクロプロセッサとを接続して
システムアドレスの割り当てを行うことによって、周辺
機器の外部回路の削減等を達成するものである。
図面には、この発明が適用されたマイクロコンビエータ
システムの一実施例のプロ・ツク図が示されている。
システムの一実施例のプロ・ツク図が示されている。
マイクロプロセッサＭＰＵと、上記ＤＭＡＣ等のような
周辺機器を構成する半導体集積回路装置ＩＣＩ〜ＩＣ３
等とは、共通のデータバスＤＢにより相互に接続されて
、アドレスバスＡＢを通してマイクロプロセッサＭＰＵ
で形成されたアドレス信号がそれぞれの上記半導体集積
回路装置ＩＣ１〜ＩＣ３等に伝えられる。そして、上記
半導体集積回路装置ＩＣＩ〜ＩＣ３等は、ゲート回路０
１〜Ｇ６とインバータＩＶＩ〜ＩＶ３とで構成されたデ
ィジーチェインによって上記バスＤＢの獲得制御が行わ
れる。
周辺機器を構成する半導体集積回路装置ＩＣＩ〜ＩＣ３
等とは、共通のデータバスＤＢにより相互に接続されて
、アドレスバスＡＢを通してマイクロプロセッサＭＰＵ
で形成されたアドレス信号がそれぞれの上記半導体集積
回路装置ＩＣ１〜ＩＣ３等に伝えられる。そして、上記
半導体集積回路装置ＩＣＩ〜ＩＣ３等は、ゲート回路０
１〜Ｇ６とインバータＩＶＩ〜ＩＶ３とで構成されたデ
ィジーチェインによって上記バスＤＢの獲得制御が行わ
れる。
このような周辺機器を含むマイクロコンピュータシステ
ムにおいて、各周辺機器を構成する半導体集積回路装置
ＩＣＩ〜ＩＣ３には、自己のシステムアドレスを記憶す
る記憶回路と、この割り当てられたアドレスとアドレス
信号とを比較して選択信号を形成するアドレスデコーダ
回路とがそれぞれ内蔵されている。特に制限されないが
、上記割り当られてシステムアドレスは、データバスＤ
Ｂから入力されるものである。このような周辺機器を構
成する半導体集積回路装置ＩＣＩ〜ＩＣ３等に対するア
ドレス割り当ては、次のようにディジーチェインを利用
して書込まれる。
ムにおいて、各周辺機器を構成する半導体集積回路装置
ＩＣＩ〜ＩＣ３には、自己のシステムアドレスを記憶す
る記憶回路と、この割り当てられたアドレスとアドレス
信号とを比較して選択信号を形成するアドレスデコーダ
回路とがそれぞれ内蔵されている。特に制限されないが
、上記割り当られてシステムアドレスは、データバスＤ
Ｂから入力されるものである。このような周辺機器を構
成する半導体集積回路装置ＩＣＩ〜ＩＣ３等に対するア
ドレス割り当ては、次のようにディジーチェインを利用
して書込まれる。
すなわち、特に制限されないが、システムの初期設定動
作時におけるリセット信号のネゲートされた時点におい
て、マイクロプロセッサＭＰＵは、ディジーチェインの
信号ＢＧを“Ｈ″ （ハイレベル）としてマスクしてお
く。次に、図示しないＲＡＭ（ランダム・アクセス・メ
モリ）等の特定のアドレスに上記各半導体集積回路装置
ｉｃ１〜ｌＣ３に対応して割り当てるシステムアドレス
をディジーチェインの機先順位に従った書込む。
作時におけるリセット信号のネゲートされた時点におい
て、マイクロプロセッサＭＰＵは、ディジーチェインの
信号ＢＧを“Ｈ″ （ハイレベル）としてマスクしてお
く。次に、図示しないＲＡＭ（ランダム・アクセス・メ
モリ）等の特定のアドレスに上記各半導体集積回路装置
ｉｃ１〜ｌＣ３に対応して割り当てるシステムアドレス
をディジーチェインの機先順位に従った書込む。
そして、上記マイクロプロセッサＭＰＵは、上記信号Ｂ
Ｇのマスクを外してＬ″ （ロウレベル）にする。この
信号ＢＧは、マイクロプロセッサＭ Ｐ Ｕに対して位
置的に最も近い半導体集積回路装置ＩＣＩが受は取るこ
とによって、その信号ＢＲを１Ｈ″として伯の半導体集
積回路装置ＩＣ２゜ＩＣ３への信号ＢＧをマスクする。
Ｇのマスクを外してＬ″ （ロウレベル）にする。この
信号ＢＧは、マイクロプロセッサＭ Ｐ Ｕに対して位
置的に最も近い半導体集積回路装置ＩＣＩが受は取るこ
とによって、その信号ＢＲを１Ｈ″として伯の半導体集
積回路装置ＩＣ２゜ＩＣ３への信号ＢＧをマスクする。
そして、バスを獲得して、上記ＲＡＭ等の特定のアドレ
スの読み出しを行い、その内容が零でなければ、自己に
割り当てられたシステムアドレスと判断して、その内容
を上記記憶回路に取込み、上記ＲＡＭの内容を零に置き
換えてバスの獲得を放棄する。このバスｖ１得の放棄に
より、信号ＢＲが“Ｌ”となるので、次に半導体集積回
路装置ＩＣ２が上記ゲー）Ｇ２．Ｇ４を通した信号ＢＧ
のＬ″を受は取るので、上記同様にバスの使用権を獲得
する。これによって、半導体集積回路装置ＩＣ２は、上
記ＲＡＭ等の特定のアドレスの読み出しを行う。この時
、上記半導体集積回路装置ＩＣＩのシステムアドレスが
書込まれている先頭アドレスの内容が零となっているの
で、そのアドレスを１つインクリメントして、次のデー
タを読み出すことによって、自己に割り当てられたシス
テムアドレスが零でないことを確認して、その内容を記
憶回路に取り込むとともに、ＲＡＭ等の内容な零に置き
換えてバス獲得を放棄する。
スの読み出しを行い、その内容が零でなければ、自己に
割り当てられたシステムアドレスと判断して、その内容
を上記記憶回路に取込み、上記ＲＡＭの内容を零に置き
換えてバスの獲得を放棄する。このバスｖ１得の放棄に
より、信号ＢＲが“Ｌ”となるので、次に半導体集積回
路装置ＩＣ２が上記ゲー）Ｇ２．Ｇ４を通した信号ＢＧ
のＬ″を受は取るので、上記同様にバスの使用権を獲得
する。これによって、半導体集積回路装置ＩＣ２は、上
記ＲＡＭ等の特定のアドレスの読み出しを行う。この時
、上記半導体集積回路装置ＩＣＩのシステムアドレスが
書込まれている先頭アドレスの内容が零となっているの
で、そのアドレスを１つインクリメントして、次のデー
タを読み出すことによって、自己に割り当てられたシス
テムアドレスが零でないことを確認して、その内容を記
憶回路に取り込むとともに、ＲＡＭ等の内容な零に置き
換えてバス獲得を放棄する。
以下、同様にして、次の順位の半導体簗積回路装ｆ２１
Ｇ３も、自己に割り当てられたシステムアドレスの取
り込むを行う。全の周辺機器を構成するシステムアドレ
スの割り当てが終了すると、マイクロプロセッサＭＰＵ
は、その信号ＢＲの６Ｌ”によってこれを識別するもの
である。これにより、マイクロプロセッサＭＰＵは、初
期設定を終了して次の情報処理動作に移行する。
Ｇ３も、自己に割り当てられたシステムアドレスの取
り込むを行う。全の周辺機器を構成するシステムアドレ
スの割り当てが終了すると、マイクロプロセッサＭＰＵ
は、その信号ＢＲの６Ｌ”によってこれを識別するもの
である。これにより、マイクロプロセッサＭＰＵは、初
期設定を終了して次の情報処理動作に移行する。
＋１１各周辺機器を構成する半導体集積回路装置にアト
【ノスデコーダ機能を内蔵させるとともに、そのシステ
ムアドレスの設定をディジーチェインによるバス獲得制
御を利用するものであるので、特別な半導体集積回路装
置を付加することなく、ソフトウェアによって簡単にシ
ステムアドレスの割り当てを行うことができるという効
果が得られる。
【ノスデコーダ機能を内蔵させるとともに、そのシステ
ムアドレスの設定をディジーチェインによるバス獲得制
御を利用するものであるので、特別な半導体集積回路装
置を付加することなく、ソフトウェアによって簡単にシ
ステムアドレスの割り当てを行うことができるという効
果が得られる。
（２）上記（１）により、周辺機器を構成する半導体集
積回路装置には、上記システムアドレス設定のためのス
イッチ手段及びアドレスデコーダ回路を構成する半導体
集積回路装置を省略できるという効果が得られる。
積回路装置には、上記システムアドレス設定のためのス
イッチ手段及びアドレスデコーダ回路を構成する半導体
集積回路装置を省略できるという効果が得られる。
（３）上記（２）により、マイクロコンピュータシステ
ムを構成する部品点数の削減を図られるから、プリント
基板に対する実装密度を高（することができるという効
果が得られる。
ムを構成する部品点数の削減を図られるから、プリント
基板に対する実装密度を高（することができるという効
果が得られる。
（４）上記（２）及び（３）により、部品点数及びプリ
ント基板の簡素化、並びに組立工数の簡素化によって、
価格を安くすることができるという効果が得られる。
ント基板の簡素化、並びに組立工数の簡素化によって、
価格を安くすることができるという効果が得られる。
（５）上記（１）により、周辺機器を構成する半導体集
積回路装置は、チップ選択信号を受ける端子が省略でき
るから、その外部端子数を削減できるという効果が得ら
れる。この外部端子数の削減により、そのパッケージの
小型化、あるいは所定の信号端子として用いること等に
より新な機能を持たせるために利用できるという種々な
効果が期待できる。
積回路装置は、チップ選択信号を受ける端子が省略でき
るから、その外部端子数を削減できるという効果が得ら
れる。この外部端子数の削減により、そのパッケージの
小型化、あるいは所定の信号端子として用いること等に
より新な機能を持たせるために利用できるという種々な
効果が期待できる。
（６）上記（５）により、周辺機器を構成する半導体集
積回路装置においでは、ピン配列の制約が大幅に緩和で
きるからその標準化を達成することができる。
積回路装置においでは、ピン配列の制約が大幅に緩和で
きるからその標準化を達成することができる。
（７）周辺機器の選択動作は、内部回路の動作により行
われるから、高速動作化を実現できるという効果が得ら
れる。
われるから、高速動作化を実現できるという効果が得ら
れる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない０例えば、上記ディジー
チェインによるバス獲得制御を利用した周辺機器のシス
テムアドレス記憶回路への書込み方式は、種々の実施形
態を採ることができるものである。また、ディジーチェ
インの具体的回路構成は、種々変形できるものである。
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない０例えば、上記ディジー
チェインによるバス獲得制御を利用した周辺機器のシス
テムアドレス記憶回路への書込み方式は、種々の実施形
態を採ることができるものである。また、ディジーチェ
インの具体的回路構成は、種々変形できるものである。
（利用分野〕
この発明は、マイクロコンピュータシステムとして広く
利用できるものである。
利用できるものである。
図面は、この発明の一実施例を示すブロック図である。
ＭＰＵ・・マイクロプロセッサ、ＩＣ１〜ＩＣ３・・半
導体集積回路装置（周辺機器）、０１〜Ｇ６・・ゲート
回路、ＩＶＩ−ＩＶ３・・インバータ、ＡＤ・・アドレ
スバス、ＤＢ・・データパス
導体集積回路装置（周辺機器）、０１〜Ｇ６・・ゲート
回路、ＩＶＩ−ＩＶ３・・インバータ、ＡＤ・・アドレ
スバス、ＤＢ・・データパス
Claims (1)
- 【特許請求の範囲】 １、自己に割当られるシステムアドレスを記憶する記憶
回路と、このシステムアドレスとアドレス信号とを比較
して選択信号を形成するアドレスデコーダ回路を内蔵し
、ディジーチェインにより接続された周辺機器を構成す
る半導体集積回路装置を含み、初期設定において上記デ
ィジーチェインを利用して個々の周辺機器を順に選択し
てそれぞれにシステムアドレスを書込むものとしたこと
を特徴とするマイクロコンピュータシステム。 ２、上記周辺機器は、特定の情報処理を専用の仕事とす
る半導体集積回路装置であることを特徴とする特許請求
の範囲第１項記載のマイクロコンピュータシステム。 ３、周辺機器は１．１枚のプリント配線基板に実装され
るものであることを特徴とする特許請求の範囲第１又は
第２項記載のマイクロコンピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9782083A JPS59223829A (ja) | 1983-06-03 | 1983-06-03 | マイクロコンピユ−タシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9782083A JPS59223829A (ja) | 1983-06-03 | 1983-06-03 | マイクロコンピユ−タシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59223829A true JPS59223829A (ja) | 1984-12-15 |
Family
ID=14202371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9782083A Pending JPS59223829A (ja) | 1983-06-03 | 1983-06-03 | マイクロコンピユ−タシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59223829A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4803411A (en) * | 1986-06-06 | 1989-02-07 | Frankl & Kirchner Gmbh & Co. Kg | Industrial sewing machine |
| EP0726683A2 (de) * | 1995-02-10 | 1996-08-14 | Siemens Aktiengesellschaft | Verfahren zur Initialisierung von peripheren Einrichtungen durch eine programmgesteuerte Zentraleinrichtung eines Kommunikationssystems |
-
1983
- 1983-06-03 JP JP9782083A patent/JPS59223829A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4803411A (en) * | 1986-06-06 | 1989-02-07 | Frankl & Kirchner Gmbh & Co. Kg | Industrial sewing machine |
| EP0726683A2 (de) * | 1995-02-10 | 1996-08-14 | Siemens Aktiengesellschaft | Verfahren zur Initialisierung von peripheren Einrichtungen durch eine programmgesteuerte Zentraleinrichtung eines Kommunikationssystems |
| EP0726683A3 (de) * | 1995-02-10 | 2000-01-19 | Siemens Aktiengesellschaft | Verfahren zur Initialisierung von peripheren Einrichtungen durch eine programmgesteuerte Zentraleinrichtung eines Kommunikationssystems |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960011726A (ko) | 마이크로프로세서 | |
| EP0238090A3 (en) | Microcomputer capable of accessing internal memory at a desired variable access time | |
| JPS6353669A (ja) | マイクロプロセツサ | |
| JPS59223829A (ja) | マイクロコンピユ−タシステム | |
| US20020003746A1 (en) | Memory address driver circuit | |
| JPH05210577A (ja) | チップ選択端子対を備える半導体装置 | |
| JPH0343804A (ja) | シーケンス制御装置 | |
| JP2975638B2 (ja) | 半導体集積回路 | |
| JPS6366059B2 (ja) | ||
| JPS6040063B2 (ja) | 複合バス回路 | |
| JPH0237067Y2 (ja) | ||
| JPH02189614A (ja) | 半導体回路装置 | |
| JPH08110900A (ja) | シングルチップマイクロコンピュータ | |
| GB2234610A (en) | Address mapping arrangement | |
| JP2716284B2 (ja) | 半導体集積回路 | |
| JPH0160792B2 (ja) | ||
| JPS58147050U (ja) | 情報処理装置 | |
| JPH02306497A (ja) | 半導体記憶装置入力回路 | |
| JPS61183751A (ja) | アクセス制御回路 | |
| JPS59187850U (ja) | 記憶回路アドレス装置 | |
| JPS5685135A (en) | Storage device | |
| JPS61169923A (ja) | デ−タ処理システム | |
| JPS61127054A (ja) | デ−タ転送方式 | |
| JPH0588773A (ja) | ポータブルコンピユータ | |
| JPH0793408B2 (ja) | 集積回路装置 |