JPS5922368A - ツエナ−ダイオ−ドおよびその製造方法 - Google Patents
ツエナ−ダイオ−ドおよびその製造方法Info
- Publication number
- JPS5922368A JPS5922368A JP13033082A JP13033082A JPS5922368A JP S5922368 A JPS5922368 A JP S5922368A JP 13033082 A JP13033082 A JP 13033082A JP 13033082 A JP13033082 A JP 13033082A JP S5922368 A JPS5922368 A JP S5922368A
- Authority
- JP
- Japan
- Prior art keywords
- zener diode
- region
- electrode
- silicon substrate
- conduction type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000009792 diffusion process Methods 0.000 claims abstract description 6
- 239000002245 particle Substances 0.000 claims abstract description 6
- 229910001385 heavy metal Inorganic materials 0.000 claims abstract description 5
- 239000000126 substance Substances 0.000 claims description 4
- 238000010894 electron beam technology Methods 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims 1
- 230000010355 oscillation Effects 0.000 abstract description 11
- 239000010931 gold Substances 0.000 abstract description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052737 gold Inorganic materials 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052796 boron Inorganic materials 0.000 abstract description 4
- 230000008020 evaporation Effects 0.000 abstract 2
- 238000001704 evaporation Methods 0.000 abstract 2
- 238000000206 photolithography Methods 0.000 abstract 2
- 230000015556 catabolic process Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はツェナーダイオード（定電圧ダイオード）に関
する。
する。
ツェナーダイオードは一般に電流密度が小さくなるにつ
れて雑音の発生が高くなることが知られている。このた
め、たとえば、０．１〜０．２ｍＡとツェナー電流が小
さい使用域では、第１図のツェナー電流−電圧特性で示
すように、大きな発振（発振幅；ａ）が生じるとともに
、波形にネガレジスト現象が生じてしまう。これは、音
響機器やテレビジョンのＸ線防止あるいは電子レンジ等
における雑音特性（ＮＦ）犬となり、機能不良として取
り扱われ好しくない。
れて雑音の発生が高くなることが知られている。このた
め、たとえば、０．１〜０．２ｍＡとツェナー電流が小
さい使用域では、第１図のツェナー電流−電圧特性で示
すように、大きな発振（発振幅；ａ）が生じるとともに
、波形にネガレジスト現象が生じてしまう。これは、音
響機器やテレビジョンのＸ線防止あるいは電子レンジ等
における雑音特性（ＮＦ）犬となり、機能不良として取
り扱われ好しくない。
一方、ツェナーダイオードにおける雑音は、一般に、結
晶無欠陥化および不純物拡散の均一化を／ 図ることによって低減できると考えられている。
晶無欠陥化および不純物拡散の均一化を／ 図ることによって低減できると考えられている。
しかし、本発明者等の検討によると、実際には製造プロ
セスのクリーン化を図るほど前記発振幅（ａ）は大きく
なる傾向にあることが分析検討の結果判明した。すなわ
ち、本発明者等は前記発振は結晶欠陥によって生じるも
のと推定し、欠陥を抑えたり、接合面積によって変化す
るか否かを比較してみたが、接合面積が違っても、あま
り変らぬ電流レベルで発振が生じており、発振は構造的
な別の要因で発生しているものと考えざるを得ない。
セスのクリーン化を図るほど前記発振幅（ａ）は大きく
なる傾向にあることが分析検討の結果判明した。すなわ
ち、本発明者等は前記発振は結晶欠陥によって生じるも
のと推定し、欠陥を抑えたり、接合面積によって変化す
るか否かを比較してみたが、接合面積が違っても、あま
り変らぬ電流レベルで発振が生じており、発振は構造的
な別の要因で発生しているものと考えざるを得ない。
そこで、ツェナーダイオードの降伏現象の原点にもどり
考察してみると、降伏現象のネガレジストはあるスポッ
トで降伏し、熱上昇である電流で耐えられなくなり、降
伏がスポットから広がるための現象と解釈できる。この
現象をな（すためには降伏スポットをマルチ化すれば波
形は緩か（ラフ））になるが、ネガレジスト現象は抑え
られるのではないかと本発明者等は考え、降伏点となる
欠陥または発生再結合中心（Ｇ −Ｒセンター）として
、前述のようにツェナーダイオードでは一般的な考えと
は逆となるが、結晶欠陥を生じさせる物質を拡散するこ
とを思い立ち、本発明を成した。
考察してみると、降伏現象のネガレジストはあるスポッ
トで降伏し、熱上昇である電流で耐えられなくなり、降
伏がスポットから広がるための現象と解釈できる。この
現象をな（すためには降伏スポットをマルチ化すれば波
形は緩か（ラフ））になるが、ネガレジスト現象は抑え
られるのではないかと本発明者等は考え、降伏点となる
欠陥または発生再結合中心（Ｇ −Ｒセンター）として
、前述のようにツェナーダイオードでは一般的な考えと
は逆となるが、結晶欠陥を生じさせる物質を拡散するこ
とを思い立ち、本発明を成した。
したがって、本発明の目的は、ツェナーダイオードの特
に低電流領域において波形発振およびネガレジスト現象
を生じないツェナーダイオードおよびその製造方法を提
供することにある。
に低電流領域において波形発振およびネガレジスト現象
を生じないツェナーダイオードおよびその製造方法を提
供することにある。
このような目的を達成するために本発明は、ツェナーダ
イオードにおけるＰＮ接合部分に重金属拡散物または電
子線や中性子線照射による素粒子を打ち込んでなるもの
であって、以下実施例により本発明を説明する。
イオードにおけるＰＮ接合部分に重金属拡散物または電
子線や中性子線照射による素粒子を打ち込んでなるもの
であって、以下実施例により本発明を説明する。
第２図は本発明の一実施例によるツェナーダイオードチ
ップの断面図、第３図は同じ（電流−電圧特性を示すグ
ラフ、第４図（ａ）〜（ｄｌは同じくツェナーダイオー
ドの製造方法を示す各工程でのワークの断面図である。
ップの断面図、第３図は同じ（電流−電圧特性を示すグ
ラフ、第４図（ａ）〜（ｄｌは同じくツェナーダイオー
ドの製造方法を示す各工程でのワークの断面図である。
この実施例のツェナーダイオードチップｌは、第２図で
示すように、Ｎ＋導電型（第１導電型→のシリコン基板
２の主面中央部にＰ導電型（第２導電型）領域３を有し
、Ｉ） Ｎ接合４を形作っている。また、Ｐ導電型領域
３の外周縁部分には重複してＰ 導電型領域からなるガ
ードリンク５が形成されている。また、Ｐ導電型領域３
の中央部表面を除くシリコン基板２の主面は絶縁膜６で
被われている。また、露出するＰ導電型領域３部分には
、ＡｕＧａ層およびこのＡ ｕ Ｑ ａ層上に重ねて形
成されるＡｇ層からなる電極７が設けられるとともに、
この電極７上には銀からなるバンプ電極８が形成されて
いる。また、シリコン基板２の裏面にはＡｕＳｂ層およ
びこのＡｕ７Ｓｂ層上に形成されるＡｇ層とからなる電
極９が形成され、ダブルヒートシンクダイオード封止用
のチップ構造を形作っている。さらに、このチップ１で
はＰＮ接合４の領域に金（点々で示す。）ｌＯを拡散し
である。
示すように、Ｎ＋導電型（第１導電型→のシリコン基板
２の主面中央部にＰ導電型（第２導電型）領域３を有し
、Ｉ） Ｎ接合４を形作っている。また、Ｐ導電型領域
３の外周縁部分には重複してＰ 導電型領域からなるガ
ードリンク５が形成されている。また、Ｐ導電型領域３
の中央部表面を除くシリコン基板２の主面は絶縁膜６で
被われている。また、露出するＰ導電型領域３部分には
、ＡｕＧａ層およびこのＡ ｕ Ｑ ａ層上に重ねて形
成されるＡｇ層からなる電極７が設けられるとともに、
この電極７上には銀からなるバンプ電極８が形成されて
いる。また、シリコン基板２の裏面にはＡｕＳｂ層およ
びこのＡｕ７Ｓｂ層上に形成されるＡｇ層とからなる電
極９が形成され、ダブルヒートシンクダイオード封止用
のチップ構造を形作っている。さらに、このチップ１で
はＰＮ接合４の領域に金（点々で示す。）ｌＯを拡散し
である。
このツェナーダイオードチップｌは、たとえば第４図（
ａｌ〜（ｄｌに示す方法で製造される。すなわち、同図
（ａ）に示すように、Ｎ＋導電型の厚さが４００μｍ前
後のシリコン基板２を用意した後、常用のホトリングラ
フィおよび拡散技術によって、ボロンを遠吠に拡散して
深さが０．７〜１．２μｍのＰ＋導電型からなるガード
リング５を形成する。
ａｌ〜（ｄｌに示す方法で製造される。すなわち、同図
（ａ）に示すように、Ｎ＋導電型の厚さが４００μｍ前
後のシリコン基板２を用意した後、常用のホトリングラ
フィおよび拡散技術によって、ボロンを遠吠に拡散して
深さが０．７〜１．２μｍのＰ＋導電型からなるガード
リング５を形成する。
つぎに、同図（ｂｌに示すように、再び常用のりソグラ
フィおよび拡散技術によって再びボロンを拡散させてＰ
導電型領域３を形成する。このＰ導電型領域３は前記ガ
ートリング５よりも浅く、深さが０．５〜１．０μｍと
なるとともに、その外周縁は前記ガードリンク５の中央
部に位置するように形成される。
フィおよび拡散技術によって再びボロンを拡散させてＰ
導電型領域３を形成する。このＰ導電型領域３は前記ガ
ートリング５よりも浅く、深さが０．５〜１．０μｍと
なるとともに、その外周縁は前記ガードリンク５の中央
部に位置するように形成される。
つぎに、同図（Ｃ）に示すように、シリコン基板２の主
面に金（点点で示す。）１０を拡散し、ＰＮ接合部分に
まで到達させる。この金１０の拡散条件としては、たと
えば１０６０Ｕで６０分行ない略１０１７個画−８のオ
ーダーで金１０を拡散させる。
面に金（点点で示す。）１０を拡散し、ＰＮ接合部分に
まで到達させる。この金１０の拡散条件としては、たと
えば１０６０Ｕで６０分行ない略１０１７個画−８のオ
ーダーで金１０を拡散させる。
つぎに、同図（ｄｌに示すように、シリコン基板２のＰ
４電型領域３のコンタクト領域を除（表面領域を絶縁膜
６で被うとともに、コンタクト領域に蒸着によってＡ
ｕＧ ａ ＋ Ａ ｇと順次数千スの厚さに積層させて
電極７を形成するとともに、この電極７上にめっきによ
って５０ＩＬｍと厚＜Ａｇをめっきした電極８を形成す
る。また、シリコン基板２の裏側にも蒸着によってＡｕ
Ｓｂ 、Ａｇと順次数千への厚さに積層させて電極９を
形成して、ツェナーダイオードチップ１を製造する。
４電型領域３のコンタクト領域を除（表面領域を絶縁膜
６で被うとともに、コンタクト領域に蒸着によってＡ
ｕＧ ａ ＋ Ａ ｇと順次数千スの厚さに積層させて
電極７を形成するとともに、この電極７上にめっきによ
って５０ＩＬｍと厚＜Ａｇをめっきした電極８を形成す
る。また、シリコン基板２の裏側にも蒸着によってＡｕ
Ｓｂ 、Ａｇと順次数千への厚さに積層させて電極９を
形成して、ツェナーダイオードチップ１を製造する。
このようなツェナーダイオードは、第３図で示すように
、ｌ２−ｖ２ ＩＶｉ性が０．１〜０．２ｍＡト低電流
領域（いまだ接合の全面積で降伏しない状態の領域）で
の波形にあっては、発振もネガレジスト現象も生じなく
なった。これは、ＰＮ接合部分に介在する金１０が、深
いレベルのＧ−Ｒセンタ−あるいは欠陥として作用する
ため、降伏位置が同時に多数生じることから、幾分か降
伏波形がソフト化することでネガレジスト現象や発振を
抑制するものと考えられる。
、ｌ２−ｖ２ ＩＶｉ性が０．１〜０．２ｍＡト低電流
領域（いまだ接合の全面積で降伏しない状態の領域）で
の波形にあっては、発振もネガレジスト現象も生じなく
なった。これは、ＰＮ接合部分に介在する金１０が、深
いレベルのＧ−Ｒセンタ−あるいは欠陥として作用する
ため、降伏位置が同時に多数生じることから、幾分か降
伏波形がソフト化することでネガレジスト現象や発振を
抑制するものと考えられる。
プよお、本発明は前記実施例に限定されない。すなわち
、ＰＮ接合部分には他の重金属を拡散介在させたり、あ
るいは電子線や中性子線の照射によって素粒子を打ち込
み介在させても前記同様な効果を得ることができる。
、ＰＮ接合部分には他の重金属を拡散介在させたり、あ
るいは電子線や中性子線の照射によって素粒子を打ち込
み介在させても前記同様な効果を得ることができる。
また、前記介在物の拡散あるいは打ち込みは、ＰＮ接合
を形成しプこ後で行なってもよい。また、本発明はＩＣ
（集積回路）に組み込まれたツェナーダイオードに対し
て素粒子をスポット照射して打ち込むようにしてもよく
、単体部品に限定されない。
を形成しプこ後で行なってもよい。また、本発明はＩＣ
（集積回路）に組み込まれたツェナーダイオードに対し
て素粒子をスポット照射して打ち込むようにしてもよく
、単体部品に限定されない。
さらに、本発明のようにＰＮ接合領域に前記介在物を介
在させると、ツェナー電圧がたとえば、１２〜２２Ｖ程
度の薬品にあっては、リーク電流が数ｎＡ、ツェナー電
圧が０，２〜０．８ｖ程度増加することから、素子設計
時にはこれら増加分な考慮する必要がある。
在させると、ツェナー電圧がたとえば、１２〜２２Ｖ程
度の薬品にあっては、リーク電流が数ｎＡ、ツェナー電
圧が０，２〜０．８ｖ程度増加することから、素子設計
時にはこれら増加分な考慮する必要がある。
以上のように、本発明によ、れば、特に低電流領域にあ
っても波形発振およびネガレジスト現象を生じない雑音
特性の優れたツェナーダイオード°を提供することがで
きる。
っても波形発振およびネガレジスト現象を生じない雑音
特性の優れたツェナーダイオード°を提供することがで
きる。
第１図は従来のツェナーダイオードのｌ２−Ｖ２特性を
示すグラフ、 第２図は本発明の一実施例によるツェナーダイオードチ
ップの断面図・ 第３図は同じ＜１２−ｖ２特性を示すグラフ、第４図（
ａｌ〜（ｄｌは同じくツエ址夕゛イオードの製造方法を
示す断面図である。 ｌ・・・ツェナーダイオードチップ、２・・・シ１ノコ
ン基板、４・・・ＰＮ接合、５・・・ガードＩＪング、
７，９・・電極、８・・・バンブ電極、１０・・・金。 第 １ ｐ 第 ４ 図’Ｖｚ（
ｙ、’
示すグラフ、 第２図は本発明の一実施例によるツェナーダイオードチ
ップの断面図・ 第３図は同じ＜１２−ｖ２特性を示すグラフ、第４図（
ａｌ〜（ｄｌは同じくツエ址夕゛イオードの製造方法を
示す断面図である。 ｌ・・・ツェナーダイオードチップ、２・・・シ１ノコ
ン基板、４・・・ＰＮ接合、５・・・ガードＩＪング、
７，９・・電極、８・・・バンブ電極、１０・・・金。 第 １ ｐ 第 ４ 図’Ｖｚ（
ｙ、’
Claims (1)
- 【特許請求の範囲】 １、 ツェナーダイオードのＰＮ接合部分に重金属物質
または素粒子を内在させであることを特徴とするツェナ
ーダイオード。 ２、第１導電型のシリコン基板の表層部に部分的に第２
導電型領域を形成し、その後、第１導電型領域および第
２導電型領域にそれぞれ電極を取り付けることを特徴と
するツェナーダイオードの製造方法において、前記第２
導電型領域の形成前後に、ＰＮ接合が形成される領域に
重金属の拡散または電子線照射、中性子線照射による素
粒子を打ち込んでおくことを特徴とするツェナーダイオ
ードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13033082A JPS5922368A (ja) | 1982-07-28 | 1982-07-28 | ツエナ−ダイオ−ドおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13033082A JPS5922368A (ja) | 1982-07-28 | 1982-07-28 | ツエナ−ダイオ−ドおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5922368A true JPS5922368A (ja) | 1984-02-04 |
Family
ID=15031776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13033082A Pending JPS5922368A (ja) | 1982-07-28 | 1982-07-28 | ツエナ−ダイオ−ドおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5922368A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS635621U (ja) * | 1986-06-25 | 1988-01-14 | ||
| FR2608319A1 (fr) * | 1986-12-16 | 1988-06-17 | Thomson Semiconducteurs | Dispositif de protection contre les surtensions, a jonction plane |
| US4886762A (en) * | 1985-08-06 | 1989-12-12 | Motorola Inc. | Monolithic temperature compensated voltage-reference diode and method for its manufacture |
| US5146297A (en) * | 1991-10-25 | 1992-09-08 | Raytheon Company | Precision voltage reference with lattice damage |
-
1982
- 1982-07-28 JP JP13033082A patent/JPS5922368A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4886762A (en) * | 1985-08-06 | 1989-12-12 | Motorola Inc. | Monolithic temperature compensated voltage-reference diode and method for its manufacture |
| JPS635621U (ja) * | 1986-06-25 | 1988-01-14 | ||
| FR2608319A1 (fr) * | 1986-12-16 | 1988-06-17 | Thomson Semiconducteurs | Dispositif de protection contre les surtensions, a jonction plane |
| US5146297A (en) * | 1991-10-25 | 1992-09-08 | Raytheon Company | Precision voltage reference with lattice damage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717244A (en) | Semiconductor device having layers with varying lifetime characteristics | |
| JPS5922368A (ja) | ツエナ−ダイオ−ドおよびその製造方法 | |
| WO1998043287A1 (fr) | Dispositif a semi-conducteur et son procede de fabrication | |
| JP2002026341A (ja) | 半導体装置及びその製造方法 | |
| US7511316B2 (en) | Semiconductor device resistive to high voltage and capable of controlling leakage current | |
| JP2010073857A (ja) | 半導体装置の製造方法 | |
| DE1212215C2 (de) | Halbleiterbauelement mit einem plattenfoermigen halbleiterkoerper mit pn-uebergangsflaechen | |
| KR20030091659A (ko) | 반도체장치 및 그 제조방법 | |
| CN114792726A (zh) | 抗辐照加固硅pnp双极型晶体管及其制备方法 | |
| JPS6068621A (ja) | 半導体装置の製造方法 | |
| JP2006108346A (ja) | チップ型半導体素子とその製造方法 | |
| GB2045524A (en) | Composite semiconductor/glass structure | |
| JP2754693B2 (ja) | メッキ電極の製造方法 | |
| KR100485680B1 (ko) | 반도체장치및그제조방법 | |
| JPS6240452Y2 (ja) | ||
| US5961741A (en) | Metal semiconductor optical device | |
| JPS58171853A (ja) | 耐放射線半導体集積回路装置 | |
| US20020000572A1 (en) | Soft recovery diode | |
| JPS63313859A (ja) | メサ型半導体装置及びその製造方法 | |
| JPS61500757A (ja) | 太陽電池の製造方法 | |
| JPS5812356A (ja) | 半導体装置 | |
| JPS5833875A (ja) | 高速ダイオ−ド | |
| JPS5969933A (ja) | 半導体装置の製造方法 | |
| JPS61131574A (ja) | 半導体受光素子 | |
| JPH01189929A (ja) | 半導体装置の製法 |