JPS5922368A - ツエナ−ダイオ−ドおよびその製造方法 - Google Patents

ツエナ−ダイオ−ドおよびその製造方法

Info

Publication number
JPS5922368A
JPS5922368A JP13033082A JP13033082A JPS5922368A JP S5922368 A JPS5922368 A JP S5922368A JP 13033082 A JP13033082 A JP 13033082A JP 13033082 A JP13033082 A JP 13033082A JP S5922368 A JPS5922368 A JP S5922368A
Authority
JP
Japan
Prior art keywords
zener diode
region
electrode
silicon substrate
conduction type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13033082A
Other languages
English (en)
Inventor
Heiji Moroshima
諸島 平治
Hideharu Fujii
藤井 秀春
Seiichi Ishii
清一 石井
Hajime Terakado
寺門 肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13033082A priority Critical patent/JPS5922368A/ja
Publication of JPS5922368A publication Critical patent/JPS5922368A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/866Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はツェナーダイオード(定電圧ダイオード)に関
する。
ツェナーダイオードは一般に電流密度が小さくなるにつ
れて雑音の発生が高くなることが知られている。このた
め、たとえば、0.1〜0.2mAとツェナー電流が小
さい使用域では、第1図のツェナー電流−電圧特性で示
すように、大きな発振(発振幅;a)が生じるとともに
、波形にネガレジスト現象が生じてしまう。これは、音
響機器やテレビジョンのX線防止あるいは電子レンジ等
における雑音特性(NF)犬となり、機能不良として取
り扱われ好しくない。
一方、ツェナーダイオードにおける雑音は、一般に、結
晶無欠陥化および不純物拡散の均一化を/ 図ることによって低減できると考えられている。
しかし、本発明者等の検討によると、実際には製造プロ
セスのクリーン化を図るほど前記発振幅(a)は大きく
なる傾向にあることが分析検討の結果判明した。すなわ
ち、本発明者等は前記発振は結晶欠陥によって生じるも
のと推定し、欠陥を抑えたり、接合面積によって変化す
るか否かを比較してみたが、接合面積が違っても、あま
り変らぬ電流レベルで発振が生じており、発振は構造的
な別の要因で発生しているものと考えざるを得ない。
そこで、ツェナーダイオードの降伏現象の原点にもどり
考察してみると、降伏現象のネガレジストはあるスポッ
トで降伏し、熱上昇である電流で耐えられなくなり、降
伏がスポットから広がるための現象と解釈できる。この
現象をな(すためには降伏スポットをマルチ化すれば波
形は緩か(ラフ))になるが、ネガレジスト現象は抑え
られるのではないかと本発明者等は考え、降伏点となる
欠陥または発生再結合中心(G −Rセンター)として
、前述のようにツェナーダイオードでは一般的な考えと
は逆となるが、結晶欠陥を生じさせる物質を拡散するこ
とを思い立ち、本発明を成した。
したがって、本発明の目的は、ツェナーダイオードの特
に低電流領域において波形発振およびネガレジスト現象
を生じないツェナーダイオードおよびその製造方法を提
供することにある。
このような目的を達成するために本発明は、ツェナーダ
イオードにおけるPN接合部分に重金属拡散物または電
子線や中性子線照射による素粒子を打ち込んでなるもの
であって、以下実施例により本発明を説明する。
第2図は本発明の一実施例によるツェナーダイオードチ
ップの断面図、第3図は同じ(電流−電圧特性を示すグ
ラフ、第4図(a)〜(dlは同じくツェナーダイオー
ドの製造方法を示す各工程でのワークの断面図である。
この実施例のツェナーダイオードチップlは、第2図で
示すように、N+導電型(第1導電型→のシリコン基板
2の主面中央部にP導電型(第2導電型)領域3を有し
、I) N接合4を形作っている。また、P導電型領域
3の外周縁部分には重複してP 導電型領域からなるガ
ードリンク5が形成されている。また、P導電型領域3
の中央部表面を除くシリコン基板2の主面は絶縁膜6で
被われている。また、露出するP導電型領域3部分には
、AuGa層およびこのA u Q a層上に重ねて形
成されるAg層からなる電極7が設けられるとともに、
この電極7上には銀からなるバンプ電極8が形成されて
いる。また、シリコン基板2の裏面にはAuSb層およ
びこのAu7Sb層上に形成されるAg層とからなる電
極9が形成され、ダブルヒートシンクダイオード封止用
のチップ構造を形作っている。さらに、このチップ1で
はPN接合4の領域に金(点々で示す。)lOを拡散し
である。
このツェナーダイオードチップlは、たとえば第4図(
al〜(dlに示す方法で製造される。すなわち、同図
(a)に示すように、N+導電型の厚さが400μm前
後のシリコン基板2を用意した後、常用のホトリングラ
フィおよび拡散技術によって、ボロンを遠吠に拡散して
深さが0.7〜1.2μmのP+導電型からなるガード
リング5を形成する。
つぎに、同図(blに示すように、再び常用のりソグラ
フィおよび拡散技術によって再びボロンを拡散させてP
導電型領域3を形成する。このP導電型領域3は前記ガ
ートリング5よりも浅く、深さが0.5〜1.0μmと
なるとともに、その外周縁は前記ガードリンク5の中央
部に位置するように形成される。
つぎに、同図(C)に示すように、シリコン基板2の主
面に金(点点で示す。)10を拡散し、PN接合部分に
まで到達させる。この金10の拡散条件としては、たと
えば1060Uで60分行ない略1017個画−8のオ
ーダーで金10を拡散させる。
つぎに、同図(dlに示すように、シリコン基板2のP
4電型領域3のコンタクト領域を除(表面領域を絶縁膜
6で被うとともに、コンタクト領域に蒸着によってA 
uG a + A gと順次数千スの厚さに積層させて
電極7を形成するとともに、この電極7上にめっきによ
って50ILmと厚<Agをめっきした電極8を形成す
る。また、シリコン基板2の裏側にも蒸着によってAu
Sb 、Agと順次数千への厚さに積層させて電極9を
形成して、ツェナーダイオードチップ1を製造する。
このようなツェナーダイオードは、第3図で示すように
、l2−v2 IVi性が0.1〜0.2mAト低電流
領域(いまだ接合の全面積で降伏しない状態の領域)で
の波形にあっては、発振もネガレジスト現象も生じなく
なった。これは、PN接合部分に介在する金10が、深
いレベルのG−Rセンタ−あるいは欠陥として作用する
ため、降伏位置が同時に多数生じることから、幾分か降
伏波形がソフト化することでネガレジスト現象や発振を
抑制するものと考えられる。
プよお、本発明は前記実施例に限定されない。すなわち
、PN接合部分には他の重金属を拡散介在させたり、あ
るいは電子線や中性子線の照射によって素粒子を打ち込
み介在させても前記同様な効果を得ることができる。
また、前記介在物の拡散あるいは打ち込みは、PN接合
を形成しプこ後で行なってもよい。また、本発明はIC
(集積回路)に組み込まれたツェナーダイオードに対し
て素粒子をスポット照射して打ち込むようにしてもよく
、単体部品に限定されない。
さらに、本発明のようにPN接合領域に前記介在物を介
在させると、ツェナー電圧がたとえば、12〜22V程
度の薬品にあっては、リーク電流が数nA、ツェナー電
圧が0,2〜0.8v程度増加することから、素子設計
時にはこれら増加分な考慮する必要がある。
以上のように、本発明によ、れば、特に低電流領域にあ
っても波形発振およびネガレジスト現象を生じない雑音
特性の優れたツェナーダイオード°を提供することがで
きる。
【図面の簡単な説明】
第1図は従来のツェナーダイオードのl2−V2特性を
示すグラフ、 第2図は本発明の一実施例によるツェナーダイオードチ
ップの断面図・ 第3図は同じ<12−v2特性を示すグラフ、第4図(
al〜(dlは同じくツエ址夕゛イオードの製造方法を
示す断面図である。 l・・・ツェナーダイオードチップ、2・・・シ1ノコ
ン基板、4・・・PN接合、5・・・ガードIJング、
7,9・・電極、8・・・バンブ電極、10・・・金。 第  1  p       第  4  図’Vz(
y、’

Claims (1)

  1. 【特許請求の範囲】 1、 ツェナーダイオードのPN接合部分に重金属物質
    または素粒子を内在させであることを特徴とするツェナ
    ーダイオード。 2、第1導電型のシリコン基板の表層部に部分的に第2
    導電型領域を形成し、その後、第1導電型領域および第
    2導電型領域にそれぞれ電極を取り付けることを特徴と
    するツェナーダイオードの製造方法において、前記第2
    導電型領域の形成前後に、PN接合が形成される領域に
    重金属の拡散または電子線照射、中性子線照射による素
    粒子を打ち込んでおくことを特徴とするツェナーダイオ
    ードの製造方法。
JP13033082A 1982-07-28 1982-07-28 ツエナ−ダイオ−ドおよびその製造方法 Pending JPS5922368A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13033082A JPS5922368A (ja) 1982-07-28 1982-07-28 ツエナ−ダイオ−ドおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13033082A JPS5922368A (ja) 1982-07-28 1982-07-28 ツエナ−ダイオ−ドおよびその製造方法

Publications (1)

Publication Number Publication Date
JPS5922368A true JPS5922368A (ja) 1984-02-04

Family

ID=15031776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13033082A Pending JPS5922368A (ja) 1982-07-28 1982-07-28 ツエナ−ダイオ−ドおよびその製造方法

Country Status (1)

Country Link
JP (1) JPS5922368A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS635621U (ja) * 1986-06-25 1988-01-14
FR2608319A1 (fr) * 1986-12-16 1988-06-17 Thomson Semiconducteurs Dispositif de protection contre les surtensions, a jonction plane
US4886762A (en) * 1985-08-06 1989-12-12 Motorola Inc. Monolithic temperature compensated voltage-reference diode and method for its manufacture
US5146297A (en) * 1991-10-25 1992-09-08 Raytheon Company Precision voltage reference with lattice damage

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4886762A (en) * 1985-08-06 1989-12-12 Motorola Inc. Monolithic temperature compensated voltage-reference diode and method for its manufacture
JPS635621U (ja) * 1986-06-25 1988-01-14
FR2608319A1 (fr) * 1986-12-16 1988-06-17 Thomson Semiconducteurs Dispositif de protection contre les surtensions, a jonction plane
US5146297A (en) * 1991-10-25 1992-09-08 Raytheon Company Precision voltage reference with lattice damage

Similar Documents

Publication Publication Date Title
US5717244A (en) Semiconductor device having layers with varying lifetime characteristics
JPS5922368A (ja) ツエナ−ダイオ−ドおよびその製造方法
WO1998043287A1 (fr) Dispositif a semi-conducteur et son procede de fabrication
JP2002026341A (ja) 半導体装置及びその製造方法
US7511316B2 (en) Semiconductor device resistive to high voltage and capable of controlling leakage current
JP2010073857A (ja) 半導体装置の製造方法
DE1212215C2 (de) Halbleiterbauelement mit einem plattenfoermigen halbleiterkoerper mit pn-uebergangsflaechen
KR20030091659A (ko) 반도체장치 및 그 제조방법
CN114792726A (zh) 抗辐照加固硅pnp双极型晶体管及其制备方法
JPS6068621A (ja) 半導体装置の製造方法
JP2006108346A (ja) チップ型半導体素子とその製造方法
GB2045524A (en) Composite semiconductor/glass structure
JP2754693B2 (ja) メッキ電極の製造方法
KR100485680B1 (ko) 반도체장치및그제조방법
JPS6240452Y2 (ja)
US5961741A (en) Metal semiconductor optical device
JPS58171853A (ja) 耐放射線半導体集積回路装置
US20020000572A1 (en) Soft recovery diode
JPS63313859A (ja) メサ型半導体装置及びその製造方法
JPS61500757A (ja) 太陽電池の製造方法
JPS5812356A (ja) 半導体装置
JPS5833875A (ja) 高速ダイオ−ド
JPS5969933A (ja) 半導体装置の製造方法
JPS61131574A (ja) 半導体受光素子
JPH01189929A (ja) 半導体装置の製法