JPS59223014A - Ｃｍｏｓ−ｎｏｒ回路を用いた単安定マルチバイブレ−タ - Google Patents
Ｃｍｏｓ−ｎｏｒ回路を用いた単安定マルチバイブレ−タInfo
- Publication number
- JPS59223014A JPS59223014A JP58097530A JP9753083A JPS59223014A JP S59223014 A JPS59223014 A JP S59223014A JP 58097530 A JP58097530 A JP 58097530A JP 9753083 A JP9753083 A JP 9753083A JP S59223014 A JPS59223014 A JP S59223014A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input terminal
- cmos
- voltage
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/355—Monostable circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は０ＭＯ８（ＣｏｍｐｌｅｍｅｎｔａｒｙＭｅｔ
ａｌ ０ｘｉ−ｄｅ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ ）
−ＮＯＲ回路を用いた単安定マルチバイブレータに関す
る。
ａｌ ０ｘｉ−ｄｅ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ ）
−ＮＯＲ回路を用いた単安定マルチバイブレータに関す
る。
従来、０ＭＯ８−ＮＯＲ回路を用いた単安定マルチバイ
ブレータとしては、０ＭＯ８−ＮＯＲ回路とこれとは別
の回路部品とを組み合せた第１図に示す構成の回路が使
用されている。第１図において、Ｎ箇およびＮ、はそれ
ぞれ第１の０ＭＯ８−ＮＯＲ回、路および第２の０ＭＯ
８−ＮＯＲ回路である。第１の０ＭＯ８−ＮＯＲ回路Ｎ
ｌの△方の入力端子ｇｏと第２の０ＭＯ８−ＮＯＲ回路
回路の出力端子０．とは直接接続され、第１の０ＭＯ３
−ＮＯＲ回路回路の出力端子ｄ・、シ第２の０ＭＯ８，
−ＮＯＲ回路回路の一方の入力端子ｇｅｔにコンデンサ
Ｃを介して接続されている。第２の０ＭＯ８−ＮＯＲ回
路回路の一方の入力端子ｇ２＋には可変抵抗器Ｒとクラ
ンプ用ダイオードＤｏの並列回路を介して直流電源電圧
ＶＤＤが印加され、第２の０ＭＯ８−Ｎｏ−Ｒ回路Ｎ、
の他方の入力端子ｇ４はアースに接続されている。コン
デンサＣおよび可変抵抗器Ｒは時定数回路を構成し、可
変抵抗器Ｒの値ｒを可変とすることによシ、その時定数
を調整できるようになっている。第１の０ＭＯ８−ＮＯ
Ｒ回路Ｎｌの他方の入力端子ｇ＋ｔはトリガ電圧印加端
子である。
ブレータとしては、０ＭＯ８−ＮＯＲ回路とこれとは別
の回路部品とを組み合せた第１図に示す構成の回路が使
用されている。第１図において、Ｎ箇およびＮ、はそれ
ぞれ第１の０ＭＯ８−ＮＯＲ回、路および第２の０ＭＯ
８−ＮＯＲ回路である。第１の０ＭＯ８−ＮＯＲ回路Ｎ
ｌの△方の入力端子ｇｏと第２の０ＭＯ８−ＮＯＲ回路
回路の出力端子０．とは直接接続され、第１の０ＭＯ３
−ＮＯＲ回路回路の出力端子ｄ・、シ第２の０ＭＯ８，
−ＮＯＲ回路回路の一方の入力端子ｇｅｔにコンデンサ
Ｃを介して接続されている。第２の０ＭＯ８−ＮＯＲ回
路回路の一方の入力端子ｇ２＋には可変抵抗器Ｒとクラ
ンプ用ダイオードＤｏの並列回路を介して直流電源電圧
ＶＤＤが印加され、第２の０ＭＯ８−Ｎｏ−Ｒ回路Ｎ、
の他方の入力端子ｇ４はアースに接続されている。コン
デンサＣおよび可変抵抗器Ｒは時定数回路を構成し、可
変抵抗器Ｒの値ｒを可変とすることによシ、その時定数
を調整できるようになっている。第１の０ＭＯ８−ＮＯ
Ｒ回路Ｎｌの他方の入力端子ｇ＋ｔはトリガ電圧印加端
子である。
第１．第２の０ＭＯ８−ＮＯＲ回路回路上Ｎ、として最
も普通に使用されているシリコン半導体集積回路による
０ＭＯ３−ＮＯＲ回路の内部構造は第２図示の如き構成
になっている。
も普通に使用されているシリコン半導体集積回路による
０ＭＯ３−ＮＯＲ回路の内部構造は第２図示の如き構成
になっている。
第２図においてｇｉ、 Ｆ ｇｔ、（’ ＝ １ ’ｔ
２ ）は入力端子、ｏｌ（ｉ＝１．２）は出力端子で
、第１図では第１．第２の０ＭＯ８−ＮＯＲ回路回路上
Ｎ、の入力端子ｇｏ ＊ ｇ、ｌ、ｇｅｔ ｐ ｇ＊及
び出力端子０． 、 ｏ、と記した。ダイオードＤＰＩ
ｔ ＤＰ！は入力端子ｇ ｉ 、ｔ ｇ １！に過電
圧が加わった場合ゲート電圧を定格範囲以内の値にクラ
ンプし、抵抗器Ｒｇは入力端子に過電圧が加わった場合
ゲート入力容量ａｔ、 ｔ Ｃ１ｔ と共にこの過電圧
をクランプし、ゲートを保護する役目を果たすものであ
る。ＱＰ 、 ＱＭはそれぞれＰチャンネルＭＯ８）ラ
ンジスタ及びＮチャンネルＭＯ８）ランジスタである。
２ ）は入力端子、ｏｌ（ｉ＝１．２）は出力端子で
、第１図では第１．第２の０ＭＯ８−ＮＯＲ回路回路上
Ｎ、の入力端子ｇｏ ＊ ｇ、ｌ、ｇｅｔ ｐ ｇ＊及
び出力端子０． 、 ｏ、と記した。ダイオードＤＰＩ
ｔ ＤＰ！は入力端子ｇ ｉ 、ｔ ｇ １！に過電
圧が加わった場合ゲート電圧を定格範囲以内の値にクラ
ンプし、抵抗器Ｒｇは入力端子に過電圧が加わった場合
ゲート入力容量ａｔ、 ｔ Ｃ１ｔ と共にこの過電圧
をクランプし、ゲートを保護する役目を果たすものであ
る。ＱＰ 、 ＱＭはそれぞれＰチャンネルＭＯ８）ラ
ンジスタ及びＮチャンネルＭＯ８）ランジスタである。
以下の説明ではＰチャンネＡＩＭＯ８）ランジスタＱＰ
がしゃ断となシ、ＮチャンネルＭＯ８）ランジスタＱ−
よ導通したときオン、ＰチャンネルＭＯ８）ランジスタ
Ｑ→工導通し、ＮチャンネルＭＯ８）ランジスタＱＮが
しゃ断となったときオフと呼ぶことにする。
がしゃ断となシ、ＮチャンネルＭＯ８）ランジスタＱ−
よ導通したときオン、ＰチャンネルＭＯ８）ランジスタ
Ｑ→工導通し、ＮチャンネルＭＯ８）ランジスタＱＮが
しゃ断となったときオフと呼ぶことにする。
第１図示の如き構成の従来の単安定マルチバイブレーク
の動作は次のようになる。第１の０ＭＯ８−ＮＯＲ回路
回路上入力端子ｇｔｚは第３図（ａ）に示すように常時
”０″にある。いま、蒔点１＝０において短い時間の間
高いレベル１Ｈ＃となるようなスパイク状の電圧を入力
端子ｇｚ２に印加すると、第１の０ＭＯ８−ＮＯＲ回路
Ｎ１ はオン（第３図（ｂ）に示すようζζ出力電圧が
０の状態）になシ、第２の０ＭＯ８−ＮＯＲ回路電はオ
フ（第３図（ｄ）に示すように出力電圧が電源電圧ＶＤ
Ｄの状態）になる０そして第２の０ＭＯ８−ＮＯＲ回路
回路上一方の入力端子１ｈ＋の電圧は第３図（Ｃ）に示
すようにいったん電源電圧ＶＤＤよシ０レベルに降下し
、Ｏレベルからｃ−ｒの時定数で次第に上昇して行き、
そのレベルが第２の０ＭＯ８−ＮＯＲ回路回路上しきい
値電圧ＶＴＲに達するまでの時間即ちｔ ＝ ｔｗまで
は第２の０ＭＯ８−ＮＯＲ回路回路上オフ（第３図（ｄ
）示のように出力電圧が電源電圧ＶＤＤの状態）、第１
の０ＭＯ８−ＮＯＲ回路Ｎ１がオン（第３図（ｂ）示の
ように出力電圧がＯの状態）のいわゆる準安定状態を保
つ。
の動作は次のようになる。第１の０ＭＯ８−ＮＯＲ回路
回路上入力端子ｇｔｚは第３図（ａ）に示すように常時
”０″にある。いま、蒔点１＝０において短い時間の間
高いレベル１Ｈ＃となるようなスパイク状の電圧を入力
端子ｇｚ２に印加すると、第１の０ＭＯ８−ＮＯＲ回路
Ｎ１ はオン（第３図（ｂ）に示すようζζ出力電圧が
０の状態）になシ、第２の０ＭＯ８−ＮＯＲ回路電はオ
フ（第３図（ｄ）に示すように出力電圧が電源電圧ＶＤ
Ｄの状態）になる０そして第２の０ＭＯ８−ＮＯＲ回路
回路上一方の入力端子１ｈ＋の電圧は第３図（Ｃ）に示
すようにいったん電源電圧ＶＤＤよシ０レベルに降下し
、Ｏレベルからｃ−ｒの時定数で次第に上昇して行き、
そのレベルが第２の０ＭＯ８−ＮＯＲ回路回路上しきい
値電圧ＶＴＲに達するまでの時間即ちｔ ＝ ｔｗまで
は第２の０ＭＯ８−ＮＯＲ回路回路上オフ（第３図（ｄ
）示のように出力電圧が電源電圧ＶＤＤの状態）、第１
の０ＭＯ８−ＮＯＲ回路Ｎ１がオン（第３図（ｂ）示の
ように出力電圧がＯの状態）のいわゆる準安定状態を保
つ。
ここでｃ−ｒ はコンデンサＣの容量値Ｃと可変抵抗
器Ｒの抵抗値ｒの積による時定数であシ、表示式を簡単
にするためクランプ用ダイオードＤＯの順方向抵抗値ｒ
、はｒ ）ｒ、・の関係にあるので省略している。
器Ｒの抵抗値ｒの積による時定数であシ、表示式を簡単
にするためクランプ用ダイオードＤＯの順方向抵抗値ｒ
、はｒ ）ｒ、・の関係にあるので省略している。
次に第２の０ＭＯ８−ＮＯＲ回路回路上入力端子ｇｅ１
の電圧が該回路Ｎ、のしきい値電圧ｖＴＨに達すると、
第１の０ＭＯ８−ＮＯＲ回路Ｎ１はオフ（第３図（ｂ）
示のように出力電圧が電源電圧ＶＤＤの状態）、第２の
０ＭＯ８−ＮＯＲ回路回路上オン（第３図（ｄ）示のよ
うに出力電圧がＯの状態）となって安定状態にもどる。
の電圧が該回路Ｎ、のしきい値電圧ｖＴＨに達すると、
第１の０ＭＯ８−ＮＯＲ回路Ｎ１はオフ（第３図（ｂ）
示のように出力電圧が電源電圧ＶＤＤの状態）、第２の
０ＭＯ８−ＮＯＲ回路回路上オン（第３図（ｄ）示のよ
うに出力電圧がＯの状態）となって安定状態にもどる。
このとき、第２の０ＭＯ８−ＮＯＲ回路回路上入力端子
−１の電圧はクランプ用ダイオードＤｏによりクランプ
されるが、クランプ効果が充分とないので、第３図（ｃ
）示のようにいったん正電位にで化するため、０ＭＯ８
−ＮＯＲ回路内のゲート保護用ダイオードＤｒ、に不要
な順方向の過大電流が流れてこれを破壊するおそれがオ
シ、安定で信頼性の高い回路動作が得られない。また第
３図（ｃ）のように正方向にはね返シを残すので、入力
端子ｇ！１の電圧が電源電圧ＶＤＤに回復するまでは、
この単安定マルチバイブレータの回路はトリガ電圧を印
加しても応答不能な状態に陥る場合があるはかシでなく
、トリガ周期Ｔが準安定時間ｔｗに接近した場合には、
準安定時間ｔｗがトリガ周期Ｔによって変動し、一定幅
の方形波出力を得ることができない上に、その計算には
当然トリガ周期Ｔによって変わるコンデンサＣにかかる
電圧の残存値（以下初期条件という）を考慮しなければ
ならなくなシ、計算式は非常に複雑になる。更に完全な
りランプ効果が得られないため準安定時間を広範囲にわ
たって連続可変とすることができガい欠点がある。
−１の電圧はクランプ用ダイオードＤｏによりクランプ
されるが、クランプ効果が充分とないので、第３図（ｃ
）示のようにいったん正電位にで化するため、０ＭＯ８
−ＮＯＲ回路内のゲート保護用ダイオードＤｒ、に不要
な順方向の過大電流が流れてこれを破壊するおそれがオ
シ、安定で信頼性の高い回路動作が得られない。また第
３図（ｃ）のように正方向にはね返シを残すので、入力
端子ｇ！１の電圧が電源電圧ＶＤＤに回復するまでは、
この単安定マルチバイブレータの回路はトリガ電圧を印
加しても応答不能な状態に陥る場合があるはかシでなく
、トリガ周期Ｔが準安定時間ｔｗに接近した場合には、
準安定時間ｔｗがトリガ周期Ｔによって変動し、一定幅
の方形波出力を得ることができない上に、その計算には
当然トリガ周期Ｔによって変わるコンデンサＣにかかる
電圧の残存値（以下初期条件という）を考慮しなければ
ならなくなシ、計算式は非常に複雑になる。更に完全な
りランプ効果が得られないため準安定時間を広範囲にわ
たって連続可変とすることができガい欠点がある。
本発明は上記欠点を解消するためになされたものであっ
て、安定で信頼性の高い回路動作を得ることができ、ま
た準安定時間を可変抵抗器によって広範囲にわたって連
続可変とすることができ、しかも応答不能な状態に陥る
場合もなく、かつトリガ周期が準安定時間に接近した場
合にも、準安定時間を一定不変に保ち、一定幅の方形波
出力を得ることができるばかりでなく、準安定時間が簡
単な計算式で表される０ＭＯ８−ＮＯＲ回路を用いた単
安定マルチバイブレータを提供するこ−とを目的とする
ものである。
て、安定で信頼性の高い回路動作を得ることができ、ま
た準安定時間を可変抵抗器によって広範囲にわたって連
続可変とすることができ、しかも応答不能な状態に陥る
場合もなく、かつトリガ周期が準安定時間に接近した場
合にも、準安定時間を一定不変に保ち、一定幅の方形波
出力を得ることができるばかりでなく、準安定時間が簡
単な計算式で表される０ＭＯ８−ＮＯＲ回路を用いた単
安定マルチバイブレータを提供するこ−とを目的とする
ものである。
まず、上記の目的を達成する本発明の構成を第４図に示
す実施例について説明する。
す実施例について説明する。
本発明においては、第１の０ＭＯ８−ＮＯＲ回路回路の
出力端子Ｏ１に第２の０ＭＯ８−ＮＯＲ回路回路の一方
の入力端子ｇ１をコンデンサＣと保護抵抗鳥の直列回路
を介して接続し、このコンデンサＣと保護抵抗烏との接
続点と直流電源間に、第１゜第２の０ＭＯ８−ＮＯＲ回
路回路、Ｎ、がそれぞれオフ、オンになったとき第２の
０ＭＯ８−ＮＯＲ回路回路の一方の入力端子ｇｌｒの電
圧を電源電圧ＶＤＤにクランプするだめのクランプ用ダ
イオードＤａ を接続し、同じくコンデンサＣと保護抵
抗Ｒ０との接続点と第２の０ＭＯ８−ＮＯＲ回路回路の
出力端子０．の間に、第１．第２の０ＭＯ８−ＮＯＲ回
路Ｎ１゜Ｎ、がそれぞれオン、オフになったとき前記コ
ンデンサＣ及び前記回路状態となったときに微分動作を
阻止するダイオードＤと時定数回路を構成する可変抵抗
器Ｒとの直列回路を接続せしめ、第２の０ＭＯ８−ＮＯ
Ｒ回路回路の他方の入力端子ｇｆｌをアースに接続する
と共に、第２の０ＭＯ８−ＮＯＲ回路Ｎｔの出力端子０
．と第１の０ＭＯ８−ＮＯＲ回路Ｎ１の一方の入力端子
ｇ＋１とを接続して構成する。
出力端子Ｏ１に第２の０ＭＯ８−ＮＯＲ回路回路の一方
の入力端子ｇ１をコンデンサＣと保護抵抗鳥の直列回路
を介して接続し、このコンデンサＣと保護抵抗烏との接
続点と直流電源間に、第１゜第２の０ＭＯ８−ＮＯＲ回
路回路、Ｎ、がそれぞれオフ、オンになったとき第２の
０ＭＯ８−ＮＯＲ回路回路の一方の入力端子ｇｌｒの電
圧を電源電圧ＶＤＤにクランプするだめのクランプ用ダ
イオードＤａ を接続し、同じくコンデンサＣと保護抵
抗Ｒ０との接続点と第２の０ＭＯ８−ＮＯＲ回路回路の
出力端子０．の間に、第１．第２の０ＭＯ８−ＮＯＲ回
路Ｎ１゜Ｎ、がそれぞれオン、オフになったとき前記コ
ンデンサＣ及び前記回路状態となったときに微分動作を
阻止するダイオードＤと時定数回路を構成する可変抵抗
器Ｒとの直列回路を接続せしめ、第２の０ＭＯ８−ＮＯ
Ｒ回路回路の他方の入力端子ｇｆｌをアースに接続する
と共に、第２の０ＭＯ８−ＮＯＲ回路Ｎｔの出力端子０
．と第１の０ＭＯ８−ＮＯＲ回路Ｎ１の一方の入力端子
ｇ＋１とを接続して構成する。
次に上記の構成において第１．第２の０ＭＯ８−ＮＯＲ
回路ＮＩ、Ｎｔ として第２図に示すシリコン半導体
集積回路による０ＭＯ８−ＮＯＲ回路を用いた場合につ
いて本発明の詳細な説明する。
回路ＮＩ、Ｎｔ として第２図に示すシリコン半導体
集積回路による０ＭＯ８−ＮＯＲ回路を用いた場合につ
いて本発明の詳細な説明する。
第５図はその動作説明用電圧波形図である。いま、第５
図（ａ）に示すように第１の０ＭＯ８−ＮＯＲ回路回路
６．Ｘ刃端子ｇ１．に時点１＝０においてトリガ電圧を
印加すると、第１の０ＭＯ８−ＮＯＲ回路回路がオン（
第５図（ｂ）に示すように出力電圧がＯの状態）、第２
の０ＭＯ８−ＮＯＲ回路回路がオフ（第５図（ｄ）に示
すように出力電圧が電源電圧ＶＤＤの状態）となるいわ
ゆる準安定期間に入るが、第２の０ＭＯ８−ＮＯＲ回路
回路の入力端子ｇ２ｔの電圧は第５図（Ｃ）に示すよう
に可変抵抗器Ｒの抵抗値ｒおよび第１．第２の０ＭＯ８
−ＮＯＲ回路がそれぞれオフ、オンとなったときに微分
動作を阻止するダイオードＤの順方向抵抗値を、とコン
デンサＣの容量値Ｃで決まる時定数ｃ （ｒ＋ｒ４・）
ζｅ−ｒによυ徐々に上昇し、その電圧が該回路Ｎ、の
しきい値電圧ＶＴＲまで回復した時点ｔ＝ｔｗにおいて
第２の０ＭＯ８−ＮＯＲ回路回路が第５図（ｄ）に示す
ようにオン（出力電圧が０の状態）となり、第１の０Ｍ
Ｏ８−ＮＯＲ回路回路が第５図（ｂ）に示すようにオフ
（出力電圧が電源電圧ＶＩ）］）の状態）となる安定状
態にもどる。この瞬間、第２の０ＭＯ８−ＮＯＲ回路回
路の入力端子ｇ□と直流電源間に保護抵抗Ｒ０を介して
接続したクランプ用ダイオードＤｏが導通するので、コ
ンデンサＣ，微分動作阻止用ダイオードＤの順方向抵抗
及び可変抵抗器Ｒで構成される回路は時定数回路として
動作せず、第２の０ｇＯ８−ＮＯＲ回路回路の入力端子
ｇ！Ｉの電圧は第５図（ｃ）に示すように第１の０ＭＯ
８−ＮＯＲ回路Ｎ１のオフレベ化すなわち電源電圧ＶＤ
Ｄにクランプされるうこのため０ＭＯ８−ＮＯＲ回路内
部のゲート保護用ダイオードＤｒ、に順方向の過大電流
が流れることはなく、０ＭＯ８−ＮＯＲ回路のゲートを
破壊するおそれはないので、安定で信頼性の高い回路動
作を得るととができ、しかもトリガ周期Ｔを準安定時間
ｔｗにかなシ接近させてもコンデンサＣの初期条件は一
定であるので、準安定時間ｔｗはトリガ周期Ｔに影゛鯵
されない安定な動作の単安定マルチバイブレータを提供
することが可能となる。
図（ａ）に示すように第１の０ＭＯ８−ＮＯＲ回路回路
６．Ｘ刃端子ｇ１．に時点１＝０においてトリガ電圧を
印加すると、第１の０ＭＯ８−ＮＯＲ回路回路がオン（
第５図（ｂ）に示すように出力電圧がＯの状態）、第２
の０ＭＯ８−ＮＯＲ回路回路がオフ（第５図（ｄ）に示
すように出力電圧が電源電圧ＶＤＤの状態）となるいわ
ゆる準安定期間に入るが、第２の０ＭＯ８−ＮＯＲ回路
回路の入力端子ｇ２ｔの電圧は第５図（Ｃ）に示すよう
に可変抵抗器Ｒの抵抗値ｒおよび第１．第２の０ＭＯ８
−ＮＯＲ回路がそれぞれオフ、オンとなったときに微分
動作を阻止するダイオードＤの順方向抵抗値を、とコン
デンサＣの容量値Ｃで決まる時定数ｃ （ｒ＋ｒ４・）
ζｅ−ｒによυ徐々に上昇し、その電圧が該回路Ｎ、の
しきい値電圧ＶＴＲまで回復した時点ｔ＝ｔｗにおいて
第２の０ＭＯ８−ＮＯＲ回路回路が第５図（ｄ）に示す
ようにオン（出力電圧が０の状態）となり、第１の０Ｍ
Ｏ８−ＮＯＲ回路回路が第５図（ｂ）に示すようにオフ
（出力電圧が電源電圧ＶＩ）］）の状態）となる安定状
態にもどる。この瞬間、第２の０ＭＯ８−ＮＯＲ回路回
路の入力端子ｇ□と直流電源間に保護抵抗Ｒ０を介して
接続したクランプ用ダイオードＤｏが導通するので、コ
ンデンサＣ，微分動作阻止用ダイオードＤの順方向抵抗
及び可変抵抗器Ｒで構成される回路は時定数回路として
動作せず、第２の０ｇＯ８−ＮＯＲ回路回路の入力端子
ｇ！Ｉの電圧は第５図（ｃ）に示すように第１の０ＭＯ
８−ＮＯＲ回路Ｎ１のオフレベ化すなわち電源電圧ＶＤ
Ｄにクランプされるうこのため０ＭＯ８−ＮＯＲ回路内
部のゲート保護用ダイオードＤｒ、に順方向の過大電流
が流れることはなく、０ＭＯ８−ＮＯＲ回路のゲートを
破壊するおそれはないので、安定で信頼性の高い回路動
作を得るととができ、しかもトリガ周期Ｔを準安定時間
ｔｗにかなシ接近させてもコンデンサＣの初期条件は一
定であるので、準安定時間ｔｗはトリガ周期Ｔに影゛鯵
されない安定な動作の単安定マルチバイブレータを提供
することが可能となる。
なお、本発明回路は第５図示のように入力端子ｇｏ に
加わるトリガ電圧に同期して発振動作が繰返えされるも
のである。
加わるトリガ電圧に同期して発振動作が繰返えされるも
のである。
上述のように本発明によれば、第１の０ＭＯ８−ＮＯＲ
回路回路の出力端子０１に第２の０ＭＯ８−ＮＯＲ回路
回路の一方の入力端子ｇ２＋ をコンデンサＣと保護抵
抗Ｒ０の直列回路を介して接続し、このコンデンサＣと
保護抵抗Ｒ６との接続点と直流電源間に、第１．第２の
ＣＭＯ８＝ＮＯＲ回路ＮＩ。
回路回路の出力端子０１に第２の０ＭＯ８−ＮＯＲ回路
回路の一方の入力端子ｇ２＋ をコンデンサＣと保護抵
抗Ｒ０の直列回路を介して接続し、このコンデンサＣと
保護抵抗Ｒ６との接続点と直流電源間に、第１．第２の
ＣＭＯ８＝ＮＯＲ回路ＮＩ。
Ｎ２回路Ｎ上れぞれオフ、オンになったとき第２の０Ｍ
Ｏ８−ＮＯＲ回路回路の一方の入力端子ｇ２＋の電圧を
電源電圧ＶＤＤにクランプするだめのクランプ用ダイオ
ードＤｏを接続し、同じくコンデンサＣと保護抵抗Ｒ０
との接続点と第２の０ＭＯ８−Ｎ ＯＲ回路図、の出力
端子０．の間に、第１．第２の０ＭＯ８−ＮＯＲ回路Ｎ
＋ −Ｎｔがそれぞれオン。
Ｏ８−ＮＯＲ回路回路の一方の入力端子ｇ２＋の電圧を
電源電圧ＶＤＤにクランプするだめのクランプ用ダイオ
ードＤｏを接続し、同じくコンデンサＣと保護抵抗Ｒ０
との接続点と第２の０ＭＯ８−Ｎ ＯＲ回路図、の出力
端子０．の間に、第１．第２の０ＭＯ８−ＮＯＲ回路Ｎ
＋ −Ｎｔがそれぞれオン。
オフになったとき前記コンデンサＣ及び前記回路状態と
なったときに微分動作を阻止するダイオードＤと時定数
回路を構成する可変抵抗器Ｒとの直列回路を接続せしめ
、第２の０ＭＯ８−ＮＯＲ回路回路の他方の入力端子細
をアースに接続すると共に、第２の０ＭＯ８−ＮＯＲ回
路回路の出力端子０゜と第１の０ＭＯ８−ＮＯＲ回路Ｎ
１の一方の入力端子軸とを接続して構成したので、第２
の０ＭＯ８−ＮＯＲ回路Ｎ！Ｎｔ力端子ｇｔ、の電圧を
２回路状態が安定点に復帰した瞬間、クランプ用ダイオ
ードＤＯによって即座に電源電圧ｖＤＤにクランプされ
、かつ保護抵抗Ｒｅによって０ＭＯ８−ＮＯＲ回路内部
のゲート保護用ダイオードＤＰ、に不要な順方向の過大
電流が流れることはなく、０ＭＯ８−ＮＯＲ回、路のゲ
ートを破壊するおそれはないので、安定で信頼性の高い
回路動作を得ることができる。
なったときに微分動作を阻止するダイオードＤと時定数
回路を構成する可変抵抗器Ｒとの直列回路を接続せしめ
、第２の０ＭＯ８−ＮＯＲ回路回路の他方の入力端子細
をアースに接続すると共に、第２の０ＭＯ８−ＮＯＲ回
路回路の出力端子０゜と第１の０ＭＯ８−ＮＯＲ回路Ｎ
１の一方の入力端子軸とを接続して構成したので、第２
の０ＭＯ８−ＮＯＲ回路Ｎ！Ｎｔ力端子ｇｔ、の電圧を
２回路状態が安定点に復帰した瞬間、クランプ用ダイオ
ードＤＯによって即座に電源電圧ｖＤＤにクランプされ
、かつ保護抵抗Ｒｅによって０ＭＯ８−ＮＯＲ回路内部
のゲート保護用ダイオードＤＰ、に不要な順方向の過大
電流が流れることはなく、０ＭＯ８−ＮＯＲ回、路のゲ
ートを破壊するおそれはないので、安定で信頼性の高い
回路動作を得ることができる。
また完全なりランプ効果が得られるため準安定時間ｔｗ
を可変抵抗器Ｒによって広範囲に安定に連続可変とする
ことができ、しかも入力端子ｇｌ＞の電圧は即座に電源
電圧ＶＤＤに回復するので、従来の如き応答不能に陥る
場合もなく、かつトリガ周期Ｔが準安定時間ｔｗに接近
した場合にも準安定時間ｔｗがトリガ周期Ｔｇよって変
動することがないから、一定幅の方形波出力を得ること
ができるばかりでなく、コンデンサＣの初期条件を一定
の値に保ち、準安定時間ｔｗを一定不変に保つことがで
き、準安定時間ｔｗの計算式はコンデンサＣの初期条件
を考慮しなくてもよいので簡単になり設計が容易になる
等の効果を奏する。
を可変抵抗器Ｒによって広範囲に安定に連続可変とする
ことができ、しかも入力端子ｇｌ＞の電圧は即座に電源
電圧ＶＤＤに回復するので、従来の如き応答不能に陥る
場合もなく、かつトリガ周期Ｔが準安定時間ｔｗに接近
した場合にも準安定時間ｔｗがトリガ周期Ｔｇよって変
動することがないから、一定幅の方形波出力を得ること
ができるばかりでなく、コンデンサＣの初期条件を一定
の値に保ち、準安定時間ｔｗを一定不変に保つことがで
き、準安定時間ｔｗの計算式はコンデンサＣの初期条件
を考慮しなくてもよいので簡単になり設計が容易になる
等の効果を奏する。
第１図は従来の０ＭＯ８−ＮＯＲ回路を用いた単安定マ
ルチバイブレータの一例を示す回路図、第２図は最も普
通に用いられるシリコン半導体集積回路による０ＭＯ８
−ＮＯＲ回路の内部構造を説明するための回路図、第３
図は第１図の従来回路の動作説明用電圧波形図、第４図
は本発明ＣＭＯ８−ＮＯＲ回路を用いた単安定マルチバ
イブレータの一実施例を示す回路図、第５図は第４図の
本発明回路の動作説明用電圧波形図である。 Ｎ１・・・・・・・・・第１の０ＭＯ８−ｆｆＯＲ回路
、Ｎ、・・・・・・・・・第２の０ＭＯ８−ＮＯＲ回路
、Ｃ・・・・・・・・・コンデンサ、Ｒ・・・・・・・
・・可変抵抗器、Ｄｏ・・・・・・・・・クランプ用ダ
イオード、Ｄ・・・・・・・・・第１．第２のＣＭＯＳ
−ＮＯＲ回路がそれぞれオン、オフとなったときに微
分動作を阻止するダイオード、ＶＤＤ・・・・・・・・
・電源電圧、ｇｔｔ ｐ ｇｏ・・・・・・・・・第１
の０ＭＯ８−ＮＯＲ回路回路の一方及び他方の入力端子
、ｇｔ＋ ＋ ｌｈｔ・・・・・・・・・第２の０ＭＯ
８−ＮＯＲ回路回路の一方及び他方の入力端子、０１
ｒ Ｏ！・・・・・・・・・第１．第２の０ＭＯ８−Ｎ
ＯＲ回路Ｎ１゜Ｎｔの出力端子、Ｒｏ・・・・・・・・
・保護抵抗。 １２１．・“ｉ− 筈１國 浄２色 Ｃし ｔ＝Ｏｔ＝ｔｗ 箋ｌ國
ルチバイブレータの一例を示す回路図、第２図は最も普
通に用いられるシリコン半導体集積回路による０ＭＯ８
−ＮＯＲ回路の内部構造を説明するための回路図、第３
図は第１図の従来回路の動作説明用電圧波形図、第４図
は本発明ＣＭＯ８−ＮＯＲ回路を用いた単安定マルチバ
イブレータの一実施例を示す回路図、第５図は第４図の
本発明回路の動作説明用電圧波形図である。 Ｎ１・・・・・・・・・第１の０ＭＯ８−ｆｆＯＲ回路
、Ｎ、・・・・・・・・・第２の０ＭＯ８−ＮＯＲ回路
、Ｃ・・・・・・・・・コンデンサ、Ｒ・・・・・・・
・・可変抵抗器、Ｄｏ・・・・・・・・・クランプ用ダ
イオード、Ｄ・・・・・・・・・第１．第２のＣＭＯＳ
−ＮＯＲ回路がそれぞれオン、オフとなったときに微
分動作を阻止するダイオード、ＶＤＤ・・・・・・・・
・電源電圧、ｇｔｔ ｐ ｇｏ・・・・・・・・・第１
の０ＭＯ８−ＮＯＲ回路回路の一方及び他方の入力端子
、ｇｔ＋ ＋ ｌｈｔ・・・・・・・・・第２の０ＭＯ
８−ＮＯＲ回路回路の一方及び他方の入力端子、０１
ｒ Ｏ！・・・・・・・・・第１．第２の０ＭＯ８−Ｎ
ＯＲ回路Ｎ１゜Ｎｔの出力端子、Ｒｏ・・・・・・・・
・保護抵抗。 １２１．・“ｉ− 筈１國 浄２色 Ｃし ｔ＝Ｏｔ＝ｔｗ 箋ｌ國
Claims (1)
- 【特許請求の範囲】 第１の０ＭＯ８−ＮＯＲ回路の出力端子に第２のＣＭＯ
ｌＳ−ＮＯＲ回路の一方の入力端子をコンデンサと保護
抵抗の直列回路を介して接続し、このコンデンサと保護
抵抗との接続点と直流電源間に、＃１ ？第２の０ＭＯ
８−ＮＯＲ回路がそれぞれオフ。 オンになったとき第２の０ＭＯ８−ＮＯＲ回路の一方の
入力端子の電圧を電源電圧にクランプするだめのクラン
プ用ダイオードを接続し、同じくコンデンサと保護抵抗
との接続点と第２の０ＭＯ８−ＮＯＲ回路の出力端子の
間に、第１．第２の０ＭＯ８−ＮＯＲ回路がそれぞれオ
ン、オフになったとき前記コンデンサ及び前記回路状態
とガったときに微分動作を阻止するダイオードと時定数
回路を構成する可変抵抗器との直列回路を接続せしめ、
第２の０ＭＯ８−ＮＯＲ回路の他方の入力端子をアース
に接続すると共に、第２の０ＭＯ８−ＮＯＲ回路の出力
端子と第１の０ＭＯ８−ＮＯＲ回路の一方の入力端子と
を接続して構成したｃＭｏｓ−ＮＯＲ回路を用いた単安
定マルチバイブレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58097530A JPS59223014A (ja) | 1983-05-31 | 1983-05-31 | Ｃｍｏｓ−ｎｏｒ回路を用いた単安定マルチバイブレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58097530A JPS59223014A (ja) | 1983-05-31 | 1983-05-31 | Ｃｍｏｓ−ｎｏｒ回路を用いた単安定マルチバイブレ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59223014A true JPS59223014A (ja) | 1984-12-14 |
Family
ID=14194802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58097530A Pending JPS59223014A (ja) | 1983-05-31 | 1983-05-31 | Ｃｍｏｓ−ｎｏｒ回路を用いた単安定マルチバイブレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59223014A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2351378A4 (en) * | 2008-11-26 | 2015-12-09 | Thin Film Electronics Asa | RANDOM DELAY GENERATION FOR THIN FILM TRANSISTOR BASED CIRCUITS |
-
1983
- 1983-05-31 JP JP58097530A patent/JPS59223014A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2351378A4 (en) * | 2008-11-26 | 2015-12-09 | Thin Film Electronics Asa | RANDOM DELAY GENERATION FOR THIN FILM TRANSISTOR BASED CIRCUITS |
| US9985664B2 (en) | 2008-11-26 | 2018-05-29 | Thin Film Electronics, Asa | Random delay generation for thin-film transistor based circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH043513A (ja) | パワーオンリセット回路 | |
| KR940006258A (ko) | 반도체장치 및 고체촬상장치의 수평레지스터 | |
| JPS59223014A (ja) | Ｃｍｏｓ−ｎｏｒ回路を用いた単安定マルチバイブレ−タ | |
| US10700674B1 (en) | Differential comparator circuit | |
| JP2021096554A (ja) | 定電流回路 | |
| US4521750A (en) | Characteristic switching circuit | |
| JP3192437B2 (ja) | 電源用ｉｃの短絡保護回路 | |
| JPS5911291B2 (ja) | アナログ信号選択回路 | |
| JP2000101936A (ja) | 過電圧保護回路と過電圧保護機能を備えた信号処理ｉｃ | |
| JPH04154216A (ja) | 半導体集積回路 | |
| JPH07120935B2 (ja) | スイツチング回路 | |
| KR930001930B1 (ko) | 정전파괴 보호회로 | |
| JPS593521A (ja) | 定電圧電源回路の出力短絡保護回路 | |
| JPH06245366A (ja) | 過電圧保護回路 | |
| SU1453390A1 (ru) | Стабилизированный источник питани | |
| KR900009628Y1 (ko) | 오디오 앰프 보호회로 | |
| KR0140225Y1 (ko) | 마이크로 웨이브용 분배증폭기 | |
| JPS5855452Y2 (ja) | 負荷接地型定電流装置 | |
| KR910005626Y1 (ko) | 과전류 보호 회로 | |
| JPS60113159A (ja) | 半導体集積回路装置 | |
| JPS5764392A (en) | Semiconductor integrated circuit | |
| JPH0529114A (ja) | サージ吸収部品 | |
| SU1312552A1 (ru) | Стабилизатор напр жени посто нного тока с защитой | |
| JPS637088A (ja) | ノツチフイルタ−のスイツチ回路 | |
| JPH0426249B2 (ja) |