JPS59223014A - Cmos−nor回路を用いた単安定マルチバイブレ−タ - Google Patents
Cmos−nor回路を用いた単安定マルチバイブレ−タInfo
- Publication number
- JPS59223014A JPS59223014A JP58097530A JP9753083A JPS59223014A JP S59223014 A JPS59223014 A JP S59223014A JP 58097530 A JP58097530 A JP 58097530A JP 9753083 A JP9753083 A JP 9753083A JP S59223014 A JPS59223014 A JP S59223014A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input terminal
- cmos
- voltage
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/355—Monostable circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は0MO8(ComplementaryMet
al 0xi−de Sem1conductor )
−NOR回路を用いた単安定マルチバイブレータに関す
る。
al 0xi−de Sem1conductor )
−NOR回路を用いた単安定マルチバイブレータに関す
る。
従来、0MO8−NOR回路を用いた単安定マルチバイ
ブレータとしては、0MO8−NOR回路とこれとは別
の回路部品とを組み合せた第1図に示す構成の回路が使
用されている。第1図において、N箇およびN、はそれ
ぞれ第1の0MO8−NOR回、路および第2の0MO
8−NOR回路である。第1の0MO8−NOR回路N
lの△方の入力端子goと第2の0MO8−NOR回路
回路の出力端子0.とは直接接続され、第1の0MO3
−NOR回路回路の出力端子d・、シ第2の0MO8,
−NOR回路回路の一方の入力端子getにコンデンサ
Cを介して接続されている。第2の0MO8−NOR回
路回路の一方の入力端子g2+には可変抵抗器Rとクラ
ンプ用ダイオードDoの並列回路を介して直流電源電圧
VDDが印加され、第2の0MO8−No−R回路N、
の他方の入力端子g4はアースに接続されている。コン
デンサCおよび可変抵抗器Rは時定数回路を構成し、可
変抵抗器Rの値rを可変とすることによシ、その時定数
を調整できるようになっている。第1の0MO8−NO
R回路Nlの他方の入力端子g+tはトリガ電圧印加端
子である。
ブレータとしては、0MO8−NOR回路とこれとは別
の回路部品とを組み合せた第1図に示す構成の回路が使
用されている。第1図において、N箇およびN、はそれ
ぞれ第1の0MO8−NOR回、路および第2の0MO
8−NOR回路である。第1の0MO8−NOR回路N
lの△方の入力端子goと第2の0MO8−NOR回路
回路の出力端子0.とは直接接続され、第1の0MO3
−NOR回路回路の出力端子d・、シ第2の0MO8,
−NOR回路回路の一方の入力端子getにコンデンサ
Cを介して接続されている。第2の0MO8−NOR回
路回路の一方の入力端子g2+には可変抵抗器Rとクラ
ンプ用ダイオードDoの並列回路を介して直流電源電圧
VDDが印加され、第2の0MO8−No−R回路N、
の他方の入力端子g4はアースに接続されている。コン
デンサCおよび可変抵抗器Rは時定数回路を構成し、可
変抵抗器Rの値rを可変とすることによシ、その時定数
を調整できるようになっている。第1の0MO8−NO
R回路Nlの他方の入力端子g+tはトリガ電圧印加端
子である。
第1.第2の0MO8−NOR回路回路上N、として最
も普通に使用されているシリコン半導体集積回路による
0MO3−NOR回路の内部構造は第2図示の如き構成
になっている。
も普通に使用されているシリコン半導体集積回路による
0MO3−NOR回路の内部構造は第2図示の如き構成
になっている。
第2図においてgi、 F gt、(’ = 1 ’t
2 )は入力端子、ol(i=1.2)は出力端子で
、第1図では第1.第2の0MO8−NOR回路回路上
N、の入力端子go * g、l、get p g*及
び出力端子0. 、 o、と記した。ダイオードDPI
t DP!は入力端子g i 、t g 1!に過電
圧が加わった場合ゲート電圧を定格範囲以内の値にクラ
ンプし、抵抗器Rgは入力端子に過電圧が加わった場合
ゲート入力容量at、 t C1t と共にこの過電圧
をクランプし、ゲートを保護する役目を果たすものであ
る。QP 、 QMはそれぞれPチャンネルMO8)ラ
ンジスタ及びNチャンネルMO8)ランジスタである。
2 )は入力端子、ol(i=1.2)は出力端子で
、第1図では第1.第2の0MO8−NOR回路回路上
N、の入力端子go * g、l、get p g*及
び出力端子0. 、 o、と記した。ダイオードDPI
t DP!は入力端子g i 、t g 1!に過電
圧が加わった場合ゲート電圧を定格範囲以内の値にクラ
ンプし、抵抗器Rgは入力端子に過電圧が加わった場合
ゲート入力容量at、 t C1t と共にこの過電圧
をクランプし、ゲートを保護する役目を果たすものであ
る。QP 、 QMはそれぞれPチャンネルMO8)ラ
ンジスタ及びNチャンネルMO8)ランジスタである。
以下の説明ではPチャンネAIMO8)ランジスタQP
がしゃ断となシ、NチャンネルMO8)ランジスタQ−
よ導通したときオン、PチャンネルMO8)ランジスタ
Q→工導通し、NチャンネルMO8)ランジスタQNが
しゃ断となったときオフと呼ぶことにする。
がしゃ断となシ、NチャンネルMO8)ランジスタQ−
よ導通したときオン、PチャンネルMO8)ランジスタ
Q→工導通し、NチャンネルMO8)ランジスタQNが
しゃ断となったときオフと呼ぶことにする。
第1図示の如き構成の従来の単安定マルチバイブレーク
の動作は次のようになる。第1の0MO8−NOR回路
回路上入力端子gtzは第3図(a)に示すように常時
”0″にある。いま、蒔点1=0において短い時間の間
高いレベル1H#となるようなスパイク状の電圧を入力
端子gz2に印加すると、第1の0MO8−NOR回路
N1 はオン(第3図(b)に示すようζζ出力電圧が
0の状態)になシ、第2の0MO8−NOR回路電はオ
フ(第3図(d)に示すように出力電圧が電源電圧VD
Dの状態)になる0そして第2の0MO8−NOR回路
回路上一方の入力端子1h+の電圧は第3図(C)に示
すようにいったん電源電圧VDDよシ0レベルに降下し
、Oレベルからc−rの時定数で次第に上昇して行き、
そのレベルが第2の0MO8−NOR回路回路上しきい
値電圧VTRに達するまでの時間即ちt = twまで
は第2の0MO8−NOR回路回路上オフ(第3図(d
)示のように出力電圧が電源電圧VDDの状態)、第1
の0MO8−NOR回路N1がオン(第3図(b)示の
ように出力電圧がOの状態)のいわゆる準安定状態を保
つ。
の動作は次のようになる。第1の0MO8−NOR回路
回路上入力端子gtzは第3図(a)に示すように常時
”0″にある。いま、蒔点1=0において短い時間の間
高いレベル1H#となるようなスパイク状の電圧を入力
端子gz2に印加すると、第1の0MO8−NOR回路
N1 はオン(第3図(b)に示すようζζ出力電圧が
0の状態)になシ、第2の0MO8−NOR回路電はオ
フ(第3図(d)に示すように出力電圧が電源電圧VD
Dの状態)になる0そして第2の0MO8−NOR回路
回路上一方の入力端子1h+の電圧は第3図(C)に示
すようにいったん電源電圧VDDよシ0レベルに降下し
、Oレベルからc−rの時定数で次第に上昇して行き、
そのレベルが第2の0MO8−NOR回路回路上しきい
値電圧VTRに達するまでの時間即ちt = twまで
は第2の0MO8−NOR回路回路上オフ(第3図(d
)示のように出力電圧が電源電圧VDDの状態)、第1
の0MO8−NOR回路N1がオン(第3図(b)示の
ように出力電圧がOの状態)のいわゆる準安定状態を保
つ。
ここでc−r はコンデンサCの容量値Cと可変抵抗
器Rの抵抗値rの積による時定数であシ、表示式を簡単
にするためクランプ用ダイオードDOの順方向抵抗値r
、はr )r、・の関係にあるので省略している。
器Rの抵抗値rの積による時定数であシ、表示式を簡単
にするためクランプ用ダイオードDOの順方向抵抗値r
、はr )r、・の関係にあるので省略している。
次に第2の0MO8−NOR回路回路上入力端子ge1
の電圧が該回路N、のしきい値電圧vTHに達すると、
第1の0MO8−NOR回路N1はオフ(第3図(b)
示のように出力電圧が電源電圧VDDの状態)、第2の
0MO8−NOR回路回路上オン(第3図(d)示のよ
うに出力電圧がOの状態)となって安定状態にもどる。
の電圧が該回路N、のしきい値電圧vTHに達すると、
第1の0MO8−NOR回路N1はオフ(第3図(b)
示のように出力電圧が電源電圧VDDの状態)、第2の
0MO8−NOR回路回路上オン(第3図(d)示のよ
うに出力電圧がOの状態)となって安定状態にもどる。
このとき、第2の0MO8−NOR回路回路上入力端子
−1の電圧はクランプ用ダイオードDoによりクランプ
されるが、クランプ効果が充分とないので、第3図(c
)示のようにいったん正電位にで化するため、0MO8
−NOR回路内のゲート保護用ダイオードDr、に不要
な順方向の過大電流が流れてこれを破壊するおそれがオ
シ、安定で信頼性の高い回路動作が得られない。また第
3図(c)のように正方向にはね返シを残すので、入力
端子g!1の電圧が電源電圧VDDに回復するまでは、
この単安定マルチバイブレータの回路はトリガ電圧を印
加しても応答不能な状態に陥る場合があるはかシでなく
、トリガ周期Tが準安定時間twに接近した場合には、
準安定時間twがトリガ周期Tによって変動し、一定幅
の方形波出力を得ることができない上に、その計算には
当然トリガ周期Tによって変わるコンデンサCにかかる
電圧の残存値(以下初期条件という)を考慮しなければ
ならなくなシ、計算式は非常に複雑になる。更に完全な
りランプ効果が得られないため準安定時間を広範囲にわ
たって連続可変とすることができガい欠点がある。
−1の電圧はクランプ用ダイオードDoによりクランプ
されるが、クランプ効果が充分とないので、第3図(c
)示のようにいったん正電位にで化するため、0MO8
−NOR回路内のゲート保護用ダイオードDr、に不要
な順方向の過大電流が流れてこれを破壊するおそれがオ
シ、安定で信頼性の高い回路動作が得られない。また第
3図(c)のように正方向にはね返シを残すので、入力
端子g!1の電圧が電源電圧VDDに回復するまでは、
この単安定マルチバイブレータの回路はトリガ電圧を印
加しても応答不能な状態に陥る場合があるはかシでなく
、トリガ周期Tが準安定時間twに接近した場合には、
準安定時間twがトリガ周期Tによって変動し、一定幅
の方形波出力を得ることができない上に、その計算には
当然トリガ周期Tによって変わるコンデンサCにかかる
電圧の残存値(以下初期条件という)を考慮しなければ
ならなくなシ、計算式は非常に複雑になる。更に完全な
りランプ効果が得られないため準安定時間を広範囲にわ
たって連続可変とすることができガい欠点がある。
本発明は上記欠点を解消するためになされたものであっ
て、安定で信頼性の高い回路動作を得ることができ、ま
た準安定時間を可変抵抗器によって広範囲にわたって連
続可変とすることができ、しかも応答不能な状態に陥る
場合もなく、かつトリガ周期が準安定時間に接近した場
合にも、準安定時間を一定不変に保ち、一定幅の方形波
出力を得ることができるばかりでなく、準安定時間が簡
単な計算式で表される0MO8−NOR回路を用いた単
安定マルチバイブレータを提供するこ−とを目的とする
ものである。
て、安定で信頼性の高い回路動作を得ることができ、ま
た準安定時間を可変抵抗器によって広範囲にわたって連
続可変とすることができ、しかも応答不能な状態に陥る
場合もなく、かつトリガ周期が準安定時間に接近した場
合にも、準安定時間を一定不変に保ち、一定幅の方形波
出力を得ることができるばかりでなく、準安定時間が簡
単な計算式で表される0MO8−NOR回路を用いた単
安定マルチバイブレータを提供するこ−とを目的とする
ものである。
まず、上記の目的を達成する本発明の構成を第4図に示
す実施例について説明する。
す実施例について説明する。
本発明においては、第1の0MO8−NOR回路回路の
出力端子O1に第2の0MO8−NOR回路回路の一方
の入力端子g1をコンデンサCと保護抵抗鳥の直列回路
を介して接続し、このコンデンサCと保護抵抗烏との接
続点と直流電源間に、第1゜第2の0MO8−NOR回
路回路、N、がそれぞれオフ、オンになったとき第2の
0MO8−NOR回路回路の一方の入力端子glrの電
圧を電源電圧VDDにクランプするだめのクランプ用ダ
イオードDa を接続し、同じくコンデンサCと保護抵
抗R0との接続点と第2の0MO8−NOR回路回路の
出力端子0.の間に、第1.第2の0MO8−NOR回
路N1゜N、がそれぞれオン、オフになったとき前記コ
ンデンサC及び前記回路状態となったときに微分動作を
阻止するダイオードDと時定数回路を構成する可変抵抗
器Rとの直列回路を接続せしめ、第2の0MO8−NO
R回路回路の他方の入力端子gflをアースに接続する
と共に、第2の0MO8−NOR回路Ntの出力端子0
.と第1の0MO8−NOR回路N1の一方の入力端子
g+1とを接続して構成する。
出力端子O1に第2の0MO8−NOR回路回路の一方
の入力端子g1をコンデンサCと保護抵抗鳥の直列回路
を介して接続し、このコンデンサCと保護抵抗烏との接
続点と直流電源間に、第1゜第2の0MO8−NOR回
路回路、N、がそれぞれオフ、オンになったとき第2の
0MO8−NOR回路回路の一方の入力端子glrの電
圧を電源電圧VDDにクランプするだめのクランプ用ダ
イオードDa を接続し、同じくコンデンサCと保護抵
抗R0との接続点と第2の0MO8−NOR回路回路の
出力端子0.の間に、第1.第2の0MO8−NOR回
路N1゜N、がそれぞれオン、オフになったとき前記コ
ンデンサC及び前記回路状態となったときに微分動作を
阻止するダイオードDと時定数回路を構成する可変抵抗
器Rとの直列回路を接続せしめ、第2の0MO8−NO
R回路回路の他方の入力端子gflをアースに接続する
と共に、第2の0MO8−NOR回路Ntの出力端子0
.と第1の0MO8−NOR回路N1の一方の入力端子
g+1とを接続して構成する。
次に上記の構成において第1.第2の0MO8−NOR
回路NI、Nt として第2図に示すシリコン半導体
集積回路による0MO8−NOR回路を用いた場合につ
いて本発明の詳細な説明する。
回路NI、Nt として第2図に示すシリコン半導体
集積回路による0MO8−NOR回路を用いた場合につ
いて本発明の詳細な説明する。
第5図はその動作説明用電圧波形図である。いま、第5
図(a)に示すように第1の0MO8−NOR回路回路
6.X刃端子g1.に時点1=0においてトリガ電圧を
印加すると、第1の0MO8−NOR回路回路がオン(
第5図(b)に示すように出力電圧がOの状態)、第2
の0MO8−NOR回路回路がオフ(第5図(d)に示
すように出力電圧が電源電圧VDDの状態)となるいわ
ゆる準安定期間に入るが、第2の0MO8−NOR回路
回路の入力端子g2tの電圧は第5図(C)に示すよう
に可変抵抗器Rの抵抗値rおよび第1.第2の0MO8
−NOR回路がそれぞれオフ、オンとなったときに微分
動作を阻止するダイオードDの順方向抵抗値を、とコン
デンサCの容量値Cで決まる時定数c (r+r4・)
ζe−rによυ徐々に上昇し、その電圧が該回路N、の
しきい値電圧VTRまで回復した時点t=twにおいて
第2の0MO8−NOR回路回路が第5図(d)に示す
ようにオン(出力電圧が0の状態)となり、第1の0M
O8−NOR回路回路が第5図(b)に示すようにオフ
(出力電圧が電源電圧VI)])の状態)となる安定状
態にもどる。この瞬間、第2の0MO8−NOR回路回
路の入力端子g□と直流電源間に保護抵抗R0を介して
接続したクランプ用ダイオードDoが導通するので、コ
ンデンサC,微分動作阻止用ダイオードDの順方向抵抗
及び可変抵抗器Rで構成される回路は時定数回路として
動作せず、第2の0gO8−NOR回路回路の入力端子
g!Iの電圧は第5図(c)に示すように第1の0MO
8−NOR回路N1のオフレベ化すなわち電源電圧VD
Dにクランプされるうこのため0MO8−NOR回路内
部のゲート保護用ダイオードDr、に順方向の過大電流
が流れることはなく、0MO8−NOR回路のゲートを
破壊するおそれはないので、安定で信頼性の高い回路動
作を得るととができ、しかもトリガ周期Tを準安定時間
twにかなシ接近させてもコンデンサCの初期条件は一
定であるので、準安定時間twはトリガ周期Tに影゛鯵
されない安定な動作の単安定マルチバイブレータを提供
することが可能となる。
図(a)に示すように第1の0MO8−NOR回路回路
6.X刃端子g1.に時点1=0においてトリガ電圧を
印加すると、第1の0MO8−NOR回路回路がオン(
第5図(b)に示すように出力電圧がOの状態)、第2
の0MO8−NOR回路回路がオフ(第5図(d)に示
すように出力電圧が電源電圧VDDの状態)となるいわ
ゆる準安定期間に入るが、第2の0MO8−NOR回路
回路の入力端子g2tの電圧は第5図(C)に示すよう
に可変抵抗器Rの抵抗値rおよび第1.第2の0MO8
−NOR回路がそれぞれオフ、オンとなったときに微分
動作を阻止するダイオードDの順方向抵抗値を、とコン
デンサCの容量値Cで決まる時定数c (r+r4・)
ζe−rによυ徐々に上昇し、その電圧が該回路N、の
しきい値電圧VTRまで回復した時点t=twにおいて
第2の0MO8−NOR回路回路が第5図(d)に示す
ようにオン(出力電圧が0の状態)となり、第1の0M
O8−NOR回路回路が第5図(b)に示すようにオフ
(出力電圧が電源電圧VI)])の状態)となる安定状
態にもどる。この瞬間、第2の0MO8−NOR回路回
路の入力端子g□と直流電源間に保護抵抗R0を介して
接続したクランプ用ダイオードDoが導通するので、コ
ンデンサC,微分動作阻止用ダイオードDの順方向抵抗
及び可変抵抗器Rで構成される回路は時定数回路として
動作せず、第2の0gO8−NOR回路回路の入力端子
g!Iの電圧は第5図(c)に示すように第1の0MO
8−NOR回路N1のオフレベ化すなわち電源電圧VD
Dにクランプされるうこのため0MO8−NOR回路内
部のゲート保護用ダイオードDr、に順方向の過大電流
が流れることはなく、0MO8−NOR回路のゲートを
破壊するおそれはないので、安定で信頼性の高い回路動
作を得るととができ、しかもトリガ周期Tを準安定時間
twにかなシ接近させてもコンデンサCの初期条件は一
定であるので、準安定時間twはトリガ周期Tに影゛鯵
されない安定な動作の単安定マルチバイブレータを提供
することが可能となる。
なお、本発明回路は第5図示のように入力端子go に
加わるトリガ電圧に同期して発振動作が繰返えされるも
のである。
加わるトリガ電圧に同期して発振動作が繰返えされるも
のである。
上述のように本発明によれば、第1の0MO8−NOR
回路回路の出力端子01に第2の0MO8−NOR回路
回路の一方の入力端子g2+ をコンデンサCと保護抵
抗R0の直列回路を介して接続し、このコンデンサCと
保護抵抗R6との接続点と直流電源間に、第1.第2の
CMO8=NOR回路NI。
回路回路の出力端子01に第2の0MO8−NOR回路
回路の一方の入力端子g2+ をコンデンサCと保護抵
抗R0の直列回路を介して接続し、このコンデンサCと
保護抵抗R6との接続点と直流電源間に、第1.第2の
CMO8=NOR回路NI。
N2回路N上れぞれオフ、オンになったとき第2の0M
O8−NOR回路回路の一方の入力端子g2+の電圧を
電源電圧VDDにクランプするだめのクランプ用ダイオ
ードDoを接続し、同じくコンデンサCと保護抵抗R0
との接続点と第2の0MO8−N OR回路図、の出力
端子0.の間に、第1.第2の0MO8−NOR回路N
+ −Ntがそれぞれオン。
O8−NOR回路回路の一方の入力端子g2+の電圧を
電源電圧VDDにクランプするだめのクランプ用ダイオ
ードDoを接続し、同じくコンデンサCと保護抵抗R0
との接続点と第2の0MO8−N OR回路図、の出力
端子0.の間に、第1.第2の0MO8−NOR回路N
+ −Ntがそれぞれオン。
オフになったとき前記コンデンサC及び前記回路状態と
なったときに微分動作を阻止するダイオードDと時定数
回路を構成する可変抵抗器Rとの直列回路を接続せしめ
、第2の0MO8−NOR回路回路の他方の入力端子細
をアースに接続すると共に、第2の0MO8−NOR回
路回路の出力端子0゜と第1の0MO8−NOR回路N
1の一方の入力端子軸とを接続して構成したので、第2
の0MO8−NOR回路N!Nt力端子gt、の電圧を
2回路状態が安定点に復帰した瞬間、クランプ用ダイオ
ードDOによって即座に電源電圧vDDにクランプされ
、かつ保護抵抗Reによって0MO8−NOR回路内部
のゲート保護用ダイオードDP、に不要な順方向の過大
電流が流れることはなく、0MO8−NOR回、路のゲ
ートを破壊するおそれはないので、安定で信頼性の高い
回路動作を得ることができる。
なったときに微分動作を阻止するダイオードDと時定数
回路を構成する可変抵抗器Rとの直列回路を接続せしめ
、第2の0MO8−NOR回路回路の他方の入力端子細
をアースに接続すると共に、第2の0MO8−NOR回
路回路の出力端子0゜と第1の0MO8−NOR回路N
1の一方の入力端子軸とを接続して構成したので、第2
の0MO8−NOR回路N!Nt力端子gt、の電圧を
2回路状態が安定点に復帰した瞬間、クランプ用ダイオ
ードDOによって即座に電源電圧vDDにクランプされ
、かつ保護抵抗Reによって0MO8−NOR回路内部
のゲート保護用ダイオードDP、に不要な順方向の過大
電流が流れることはなく、0MO8−NOR回、路のゲ
ートを破壊するおそれはないので、安定で信頼性の高い
回路動作を得ることができる。
また完全なりランプ効果が得られるため準安定時間tw
を可変抵抗器Rによって広範囲に安定に連続可変とする
ことができ、しかも入力端子gl>の電圧は即座に電源
電圧VDDに回復するので、従来の如き応答不能に陥る
場合もなく、かつトリガ周期Tが準安定時間twに接近
した場合にも準安定時間twがトリガ周期Tgよって変
動することがないから、一定幅の方形波出力を得ること
ができるばかりでなく、コンデンサCの初期条件を一定
の値に保ち、準安定時間twを一定不変に保つことがで
き、準安定時間twの計算式はコンデンサCの初期条件
を考慮しなくてもよいので簡単になり設計が容易になる
等の効果を奏する。
を可変抵抗器Rによって広範囲に安定に連続可変とする
ことができ、しかも入力端子gl>の電圧は即座に電源
電圧VDDに回復するので、従来の如き応答不能に陥る
場合もなく、かつトリガ周期Tが準安定時間twに接近
した場合にも準安定時間twがトリガ周期Tgよって変
動することがないから、一定幅の方形波出力を得ること
ができるばかりでなく、コンデンサCの初期条件を一定
の値に保ち、準安定時間twを一定不変に保つことがで
き、準安定時間twの計算式はコンデンサCの初期条件
を考慮しなくてもよいので簡単になり設計が容易になる
等の効果を奏する。
第1図は従来の0MO8−NOR回路を用いた単安定マ
ルチバイブレータの一例を示す回路図、第2図は最も普
通に用いられるシリコン半導体集積回路による0MO8
−NOR回路の内部構造を説明するための回路図、第3
図は第1図の従来回路の動作説明用電圧波形図、第4図
は本発明CMO8−NOR回路を用いた単安定マルチバ
イブレータの一実施例を示す回路図、第5図は第4図の
本発明回路の動作説明用電圧波形図である。 N1・・・・・・・・・第1の0MO8−ffOR回路
、N、・・・・・・・・・第2の0MO8−NOR回路
、C・・・・・・・・・コンデンサ、R・・・・・・・
・・可変抵抗器、Do・・・・・・・・・クランプ用ダ
イオード、D・・・・・・・・・第1.第2のCMOS
−NOR回路がそれぞれオン、オフとなったときに微
分動作を阻止するダイオード、VDD・・・・・・・・
・電源電圧、gtt p go・・・・・・・・・第1
の0MO8−NOR回路回路の一方及び他方の入力端子
、gt+ + lht・・・・・・・・・第2の0MO
8−NOR回路回路の一方及び他方の入力端子、01
r O!・・・・・・・・・第1.第2の0MO8−N
OR回路N1゜Ntの出力端子、Ro・・・・・・・・
・保護抵抗。 121.・“i− 筈1國 浄2色 Cし t=Ot=tw 箋l國
ルチバイブレータの一例を示す回路図、第2図は最も普
通に用いられるシリコン半導体集積回路による0MO8
−NOR回路の内部構造を説明するための回路図、第3
図は第1図の従来回路の動作説明用電圧波形図、第4図
は本発明CMO8−NOR回路を用いた単安定マルチバ
イブレータの一実施例を示す回路図、第5図は第4図の
本発明回路の動作説明用電圧波形図である。 N1・・・・・・・・・第1の0MO8−ffOR回路
、N、・・・・・・・・・第2の0MO8−NOR回路
、C・・・・・・・・・コンデンサ、R・・・・・・・
・・可変抵抗器、Do・・・・・・・・・クランプ用ダ
イオード、D・・・・・・・・・第1.第2のCMOS
−NOR回路がそれぞれオン、オフとなったときに微
分動作を阻止するダイオード、VDD・・・・・・・・
・電源電圧、gtt p go・・・・・・・・・第1
の0MO8−NOR回路回路の一方及び他方の入力端子
、gt+ + lht・・・・・・・・・第2の0MO
8−NOR回路回路の一方及び他方の入力端子、01
r O!・・・・・・・・・第1.第2の0MO8−N
OR回路N1゜Ntの出力端子、Ro・・・・・・・・
・保護抵抗。 121.・“i− 筈1國 浄2色 Cし t=Ot=tw 箋l國
Claims (1)
- 【特許請求の範囲】 第1の0MO8−NOR回路の出力端子に第2のCMO
lS−NOR回路の一方の入力端子をコンデンサと保護
抵抗の直列回路を介して接続し、このコンデンサと保護
抵抗との接続点と直流電源間に、#1 ?第2の0MO
8−NOR回路がそれぞれオフ。 オンになったとき第2の0MO8−NOR回路の一方の
入力端子の電圧を電源電圧にクランプするだめのクラン
プ用ダイオードを接続し、同じくコンデンサと保護抵抗
との接続点と第2の0MO8−NOR回路の出力端子の
間に、第1.第2の0MO8−NOR回路がそれぞれオ
ン、オフになったとき前記コンデンサ及び前記回路状態
とガったときに微分動作を阻止するダイオードと時定数
回路を構成する可変抵抗器との直列回路を接続せしめ、
第2の0MO8−NOR回路の他方の入力端子をアース
に接続すると共に、第2の0MO8−NOR回路の出力
端子と第1の0MO8−NOR回路の一方の入力端子と
を接続して構成したcMos−NOR回路を用いた単安
定マルチバイブレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58097530A JPS59223014A (ja) | 1983-05-31 | 1983-05-31 | Cmos−nor回路を用いた単安定マルチバイブレ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58097530A JPS59223014A (ja) | 1983-05-31 | 1983-05-31 | Cmos−nor回路を用いた単安定マルチバイブレ−タ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59223014A true JPS59223014A (ja) | 1984-12-14 |
Family
ID=14194802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58097530A Pending JPS59223014A (ja) | 1983-05-31 | 1983-05-31 | Cmos−nor回路を用いた単安定マルチバイブレ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59223014A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2351378A4 (en) * | 2008-11-26 | 2015-12-09 | Thin Film Electronics Asa | RANDOM DELAY GENERATION FOR THIN FILM TRANSISTOR BASED CIRCUITS |
-
1983
- 1983-05-31 JP JP58097530A patent/JPS59223014A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2351378A4 (en) * | 2008-11-26 | 2015-12-09 | Thin Film Electronics Asa | RANDOM DELAY GENERATION FOR THIN FILM TRANSISTOR BASED CIRCUITS |
US9985664B2 (en) | 2008-11-26 | 2018-05-29 | Thin Film Electronics, Asa | Random delay generation for thin-film transistor based circuits |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58140649A (ja) | 電圧検出回路 | |
JPH043513A (ja) | パワーオンリセット回路 | |
KR940006258A (ko) | 반도체장치 및 고체촬상장치의 수평레지스터 | |
JPS6030140B2 (ja) | 電話機用回路 | |
JPS59223014A (ja) | Cmos−nor回路を用いた単安定マルチバイブレ−タ | |
JP2021096554A (ja) | 定電流回路 | |
US4521750A (en) | Characteristic switching circuit | |
JP3192437B2 (ja) | 電源用icの短絡保護回路 | |
JP2000101936A (ja) | 過電圧保護回路と過電圧保護機能を備えた信号処理ic | |
JPH04154216A (ja) | 半導体集積回路 | |
JPS593521A (ja) | 定電圧電源回路の出力短絡保護回路 | |
JPH06245366A (ja) | 過電圧保護回路 | |
KR900009628Y1 (ko) | 오디오 앰프 보호회로 | |
KR0140225Y1 (ko) | 마이크로 웨이브용 분배증폭기 | |
JPS5822329Y2 (ja) | 過電圧保護手段を備えた増幅器 | |
JPS5855452Y2 (ja) | 負荷接地型定電流装置 | |
JPS6112692Y2 (ja) | ||
KR910005626Y1 (ko) | 과전류 보호 회로 | |
JPS60113159A (ja) | 半導体集積回路装置 | |
JPS5764392A (en) | Semiconductor integrated circuit | |
JPH0529114A (ja) | サージ吸収部品 | |
SU1312552A1 (ru) | Стабилизатор напр жени посто нного тока с защитой | |
JPS637088A (ja) | ノツチフイルタ−のスイツチ回路 | |
JPH0426249B2 (ja) | ||
JPS60106220A (ja) | 半導体回路 |