JPS592190B2 - 複数のｃｔｄ素子から成るｃｔｄ線路 - Google Patents
複数のｃｔｄ素子から成るｃｔｄ線路Info
- Publication number
- JPS592190B2 JPS592190B2 JP7085681A JP7085681A JPS592190B2 JP S592190 B2 JPS592190 B2 JP S592190B2 JP 7085681 A JP7085681 A JP 7085681A JP 7085681 A JP7085681 A JP 7085681A JP S592190 B2 JPS592190 B2 JP S592190B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- ctd
- channel
- division
- stages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
- H01L27/1057—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components comprising charge coupled devices [CCD] or charge injection devices [CID]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
- H03H15/02—Transversal filters using analogue shift registers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Description
【発明の詳細な説明】
本発明は、電荷分割のために電荷転送方向に延在する分
割ウェブ、例えば厚酸化膜構造のウェブまたはチャネル
・ストップ領域の形式のウェブが被着されている、複数
のＣＴＤ素子から成るＣＴＤ・線路に関する。
割ウェブ、例えば厚酸化膜構造のウェブまたはチャネル
・ストップ領域の形式のウェブが被着されている、複数
のＣＴＤ素子から成るＣＴＤ・線路に関する。
上記の形式のＣＴＤ素子およびＣＴＤ線路は例えば雑誌
゛Ｅｌｅｋｔｒｏｎｉｋ”（１９７４年、第１冊第３乃
至第８頁）から公知である。
゛Ｅｌｅｋｔｒｏｎｉｋ”（１９７４年、第１冊第３乃
至第８頁）から公知である。
そこの論文゛ラードウングスフ土アシーベシヤルトウン
ゲン”Ｊにおいてこの種のＣＴＤ回路の動作が詳細に記
載されておＶ）更にこの種のＣＴＤ回路とは所謂バケツ
リレー回路、即ちＢＢＤ回路および所謂電荷結合回路、
即ちＣＣＤ回路であることも示されている。その際略語
ＣＴＤ乃至ＢＢＤ乃至ＣＣＤは、・英語の専門文献から
転用された略語であＶ）それぞれ゛チャージ・トランス
ファ・デバイセス”（電荷転送素子）乃至“パケット・
プリゲート・デバイセス”（バケツリレー形電荷転送素
子）乃至゛チャージ、カプルド・デバイセス”（電荷結
ノ合素子）の意味を有する。更にこの種のＣＴＤ線路は
著書゛チャージ・トランスファ・デバイセス（Ｓｅｑｕ
ｉｎおよびＴｏｍｐｓｅｔｔ著、アカデミツクプレス社
、ニューヨーク、サンフランシスコ、ロンドン、１９７
５年）からも公知である。殊に第４３および４４項に厚
酸化膜構造のウェブの他に、分割ウェブとして所謂゛チ
ャネル゜ストップ拡散領域”を設けることができること
も示されている。・これら２つの形式を組合わせて使用
することも可能である。この種の電荷転送回路は、集積
されたフイルタ回路を実現するためにも使用されるが、
その点に関しては例えばドイツ連邦共和国特許第２４５
３６６９号および同第２５５５８３５号明細書を参照さ
れたい。
ゲン”Ｊにおいてこの種のＣＴＤ回路の動作が詳細に記
載されておＶ）更にこの種のＣＴＤ回路とは所謂バケツ
リレー回路、即ちＢＢＤ回路および所謂電荷結合回路、
即ちＣＣＤ回路であることも示されている。その際略語
ＣＴＤ乃至ＢＢＤ乃至ＣＣＤは、・英語の専門文献から
転用された略語であＶ）それぞれ゛チャージ・トランス
ファ・デバイセス”（電荷転送素子）乃至“パケット・
プリゲート・デバイセス”（バケツリレー形電荷転送素
子）乃至゛チャージ、カプルド・デバイセス”（電荷結
ノ合素子）の意味を有する。更にこの種のＣＴＤ線路は
著書゛チャージ・トランスファ・デバイセス（Ｓｅｑｕ
ｉｎおよびＴｏｍｐｓｅｔｔ著、アカデミツクプレス社
、ニューヨーク、サンフランシスコ、ロンドン、１９７
５年）からも公知である。殊に第４３および４４項に厚
酸化膜構造のウェブの他に、分割ウェブとして所謂゛チ
ャネル゜ストップ拡散領域”を設けることができること
も示されている。・これら２つの形式を組合わせて使用
することも可能である。この種の電荷転送回路は、集積
されたフイルタ回路を実現するためにも使用されるが、
その点に関しては例えばドイツ連邦共和国特許第２４５
３６６９号および同第２５５５８３５号明細書を参照さ
れたい。
上記の２つの特許明細書において回路が実施例として示
されておジ、これら回路に対して実現のためには互いに
前？つて決められる所定の容量比を有するＣＴＤ線路が
必要であることが式としても示されている。そこに記載
のフイルタ回路において、比較的僅かな帯域幅を有する
フイルタを実現する必要があるとき、使用すべきＣＴＤ
線路の容量比も著しく異なるので、このために許容され
る偏差を考慮しても製造過程の際に困難が生じる。即ち
このことは、製作過程の際例えば使用すべきマスクにお
いて製造プロセスの際にも生じる偏差のため、この種の
ＣＴＤ装置のチヤネル幅および電極の長さに変化を来た
す。これによりアクテイブな電極面積のばらつきも生じ
る。その際電荷分割は電極容量の比で行なわれるので、
この結果この種の偏差はフイルタ特ｈにも直接影響を及
ぼす。この場合上？己の文献は例として参照できるにす
ぎなくなる。というのもこの種の別のＣＴＤ線路におい
てもその都度電荷を分割する、しかも所定の比で分割す
る課題が必ずや生じるからである。本発明の課題は、許
容偏差の影響が不都合に作用することなく、しかもそれ
ぞれの任意の分割比を実現できるようにした、複数のＣ
ＴＤ素子から成るＣＴＤ線路を提供することである。
されておジ、これら回路に対して実現のためには互いに
前？つて決められる所定の容量比を有するＣＴＤ線路が
必要であることが式としても示されている。そこに記載
のフイルタ回路において、比較的僅かな帯域幅を有する
フイルタを実現する必要があるとき、使用すべきＣＴＤ
線路の容量比も著しく異なるので、このために許容され
る偏差を考慮しても製造過程の際に困難が生じる。即ち
このことは、製作過程の際例えば使用すべきマスクにお
いて製造プロセスの際にも生じる偏差のため、この種の
ＣＴＤ装置のチヤネル幅および電極の長さに変化を来た
す。これによりアクテイブな電極面積のばらつきも生じ
る。その際電荷分割は電極容量の比で行なわれるので、
この結果この種の偏差はフイルタ特ｈにも直接影響を及
ぼす。この場合上？己の文献は例として参照できるにす
ぎなくなる。というのもこの種の別のＣＴＤ線路におい
てもその都度電荷を分割する、しかも所定の比で分割す
る課題が必ずや生じるからである。本発明の課題は、許
容偏差の影響が不都合に作用することなく、しかもそれ
ぞれの任意の分割比を実現できるようにした、複数のＣ
ＴＤ素子から成るＣＴＤ線路を提供することである。
本発明によればこの課題は次のように解決される。
即ち前以つて決められる電荷分割比を得るために電荷分
割は、１段階以上の複数の段階において順に連続する分
割段階のために分割ウエブを、個々の段階に対して約１
：１の比で電荷分割が行なわれるように配置し、かつ分
割段の間に、ほんの一部の部分電荷を除いてその他の全
部の部分電荷が加算される加算区域を設けることによつ
て行なうようにし、かつ更にチヤネルＡの電極表面にチ
ヤネル拡大部を設けかつ一定の表面電荷密度が得られる
ようにするために前記拡大部に対応して直接後置される
分割ウエブをチヤネルＢ側に拡大．してチヤネル低減部
を設けるようにするのである。その際既述のように、そ
れぞれの任意の分割比自体を、それぞれ大体１：１の複
数の累積作用する分割比を用いて実現するという思想か
ら出発している。本発明によれば電荷分割後一方のＣＴ
Ｄ線路（チヤネル）に比較的大きな電荷成分が導かれ、
他方のＣＴＤ線路（チヤネル）に比較的小さな電荷成分
が導かれる。
割は、１段階以上の複数の段階において順に連続する分
割段階のために分割ウエブを、個々の段階に対して約１
：１の比で電荷分割が行なわれるように配置し、かつ分
割段の間に、ほんの一部の部分電荷を除いてその他の全
部の部分電荷が加算される加算区域を設けることによつ
て行なうようにし、かつ更にチヤネルＡの電極表面にチ
ヤネル拡大部を設けかつ一定の表面電荷密度が得られる
ようにするために前記拡大部に対応して直接後置される
分割ウエブをチヤネルＢ側に拡大．してチヤネル低減部
を設けるようにするのである。その際既述のように、そ
れぞれの任意の分割比自体を、それぞれ大体１：１の複
数の累積作用する分割比を用いて実現するという思想か
ら出発している。本発明によれば電荷分割後一方のＣＴ
Ｄ線路（チヤネル）に比較的大きな電荷成分が導かれ、
他方のＣＴＤ線路（チヤネル）に比較的小さな電荷成分
が導かれる。
更に、チヤネルが狭い場合または大きな分割比、即ち数
多くの段を設ける場合比較的小さな電荷成分を導くチヤ
ネルが拡大され別のチヤネルが拡大された領域に対応す
る分割ウエブを拡大することによつて縮小され、これに
より一定の表面電荷密度が得られる。？上のように本発
明によれば、電荷分割は複数の段階において行なわれる
ので、公知のものに比べて製造偏差を低減できるという
利点が生じる。
多くの段を設ける場合比較的小さな電荷成分を導くチヤ
ネルが拡大され別のチヤネルが拡大された領域に対応す
る分割ウエブを拡大することによつて縮小され、これに
より一定の表面電荷密度が得られる。？上のように本発
明によれば、電荷分割は複数の段階において行なわれる
ので、公知のものに比べて製造偏差を低減できるという
利点が生じる。
冒頭において既に指摘した文献においては殊にこの種の
電荷結合回路を構成するために、電極面を絶縁するため
の薄酸化膜および厚酸化膜層が使用されることも示され
ている。次に本発明を図示の実施例に基づいて詳細に説
明する。
電荷結合回路を構成するために、電極面を絶縁するため
の薄酸化膜および厚酸化膜層が使用されることも示され
ている。次に本発明を図示の実施例に基づいて詳細に説
明する。
図には段毎に例えばＡ：Ｂの分割比を有する４段の電荷
分割の構成が示されている。
分割の構成が示されている。
電荷のバケツトの分割はそれぞれ、例えば厚酸化膜構造
のウエブによつて行なわれる。表面電荷密度の上昇を回
避するため、チヤネルの幅を各厚酸化膜ウエブ毎に拡大
しなければならない。電荷分割およびチヤネル拡大は有
利には種々異なつた電極を用いて行なわれる。電荷成分
Ａｉは次の段において例えば比Ａ：Ｂ＝Ａｉ＋１：Ｂｌ
＋１に分割され、その際電荷はＢ一面下では引続いて加
算される。任意の分割比Ａｉ：Ｂｉに対して一般に次の
式が成立つ：この場合ｎは分割段階の数、即ち段数であ
Ｖｊは変数である。
のウエブによつて行なわれる。表面電荷密度の上昇を回
避するため、チヤネルの幅を各厚酸化膜ウエブ毎に拡大
しなければならない。電荷分割およびチヤネル拡大は有
利には種々異なつた電極を用いて行なわれる。電荷成分
Ａｉは次の段において例えば比Ａ：Ｂ＝Ａｉ＋１：Ｂｌ
＋１に分割され、その際電荷はＢ一面下では引続いて加
算される。任意の分割比Ａｉ：Ｂｉに対して一般に次の
式が成立つ：この場合ｎは分割段階の数、即ち段数であ
Ｖｊは変数である。
それぞれ同じ分割比Ａ／Ｂを有する、ｎ個の段の場合出
力側に結果として生じる電荷ＱＡに対して、が成立つ。
力側に結果として生じる電荷ＱＡに対して、が成立つ。
相応に分割係数Ｋに対しては
が成立つ。
狭いチヤネルまたは大きな分割比、即ち数多くの段の場
合ＣＣＤチヤネルは、製作技術上制限されるチヤネル幅
を下回らないように最後の段を拡大しなければならない
。
合ＣＣＤチヤネルは、製作技術上制限されるチヤネル幅
を下回らないように最後の段を拡大しなければならない
。
この拡大は引続いてチヤネルＢにおいて再び低減される
。このようにして一定の表面電荷密度が得られる。チヤ
ネル拡大のため悪くなる伝達係数εの影響は僅かでしか
ない。というのは僅かな素子に対するほんの僅かな電荷
成分しかその影響を受けないからである。更に図かられ
かるように、ＣＴＤ線路の人力側において電荷Ｑ８ＯＳ
がＣＴＤ線路に流れ、かつそこはチヤネル幅ｗに設定さ
れており、その幅は厚酸化膜層ＤＯＸによつて制限され
る。
。このようにして一定の表面電荷密度が得られる。チヤ
ネル拡大のため悪くなる伝達係数εの影響は僅かでしか
ない。というのは僅かな素子に対するほんの僅かな電荷
成分しかその影響を受けないからである。更に図かられ
かるように、ＣＴＤ線路の人力側において電荷Ｑ８ＯＳ
がＣＴＤ線路に流れ、かつそこはチヤネル幅ｗに設定さ
れており、その幅は厚酸化膜層ＤＯＸによつて制限され
る。
その際ＰＯｌｙ−ＳｉｌおよびＰＯｌｙ−Ｓｉ２で示さ
れる面は電極面と考えることができるものとしている。
電極面は相互に交代しかつ場合により重な９合うことも
できる。個々の部分電荷はＡ乃至Ｂで示してあり、その
際各段において相応の符号・番号によつてどのように個
々の部分電荷が分割乃至加算されるかが示されている。
即ち電荷分割は１段より多くの段において行なわれ、こ
のために電荷転送の方向に延在する厚酸化膜ウエブが設
けられている。これらウエブはＤＯＸで示されており、
順に連続する分割段階に対してそれぞれ大体電荷分割は
１：１の比で行なわれるように配置されている。図から
直接加算区域Ｃ１乃至Ｃ３もわかる。これらの区域では
ほんの一部の部分電荷を除いてその他の全部の部分電荷
Ｂｌ，Ｂｌ＋Ｂ２，Ｂｌ＋Ｂ２＋Ｂ３力功？される。得
られる分割比を特別に大きくしたいときは既述のように
領域３においてチヤネルＡを拡大することができ、これ
によリ出力側には電荷ＱＡ＊が現われる。なお領域３に
おいてチヤネルＡを拡大することによりチヤネルを再分
割するためのウエブを設けることができるようになり、
電荷分割段階の数を増大できるので、電荷分割の精度を
高くすることができる。電荷成分Ｂに対しては本実施例
では一定の表面電荷密度が得られるようにするためにチ
ヤネル拡大部に対応して新たに設けられた分割ウエブが
チヤネルＢの方向へ拡大されており、これによつてチヤ
ネル低減部が形成される。即ちこの領域においてチヤネ
ルは比較的小さな幅Ｗ＝Ｋ−Ｗを有する。その際Ｋに対
して既に与えられた式が用いられる。この技術手段によ
り一定の表面電荷密度が得られるようになる。同じく図
から直接わかるように、出力側７には電荷ＱＢ＊が現わ
れる。従つてＫ＝ＱＢ木／Ｑ８Ｏ８も成立つ。即ちこれ
まで説明してきた技術手段により、上記のＣＴＤ線路に
おいて、順次の電荷分割によつて製造の際のばらつきを
低減できるようになる。
れる面は電極面と考えることができるものとしている。
電極面は相互に交代しかつ場合により重な９合うことも
できる。個々の部分電荷はＡ乃至Ｂで示してあり、その
際各段において相応の符号・番号によつてどのように個
々の部分電荷が分割乃至加算されるかが示されている。
即ち電荷分割は１段より多くの段において行なわれ、こ
のために電荷転送の方向に延在する厚酸化膜ウエブが設
けられている。これらウエブはＤＯＸで示されており、
順に連続する分割段階に対してそれぞれ大体電荷分割は
１：１の比で行なわれるように配置されている。図から
直接加算区域Ｃ１乃至Ｃ３もわかる。これらの区域では
ほんの一部の部分電荷を除いてその他の全部の部分電荷
Ｂｌ，Ｂｌ＋Ｂ２，Ｂｌ＋Ｂ２＋Ｂ３力功？される。得
られる分割比を特別に大きくしたいときは既述のように
領域３においてチヤネルＡを拡大することができ、これ
によリ出力側には電荷ＱＡ＊が現われる。なお領域３に
おいてチヤネルＡを拡大することによりチヤネルを再分
割するためのウエブを設けることができるようになり、
電荷分割段階の数を増大できるので、電荷分割の精度を
高くすることができる。電荷成分Ｂに対しては本実施例
では一定の表面電荷密度が得られるようにするためにチ
ヤネル拡大部に対応して新たに設けられた分割ウエブが
チヤネルＢの方向へ拡大されており、これによつてチヤ
ネル低減部が形成される。即ちこの領域においてチヤネ
ルは比較的小さな幅Ｗ＝Ｋ−Ｗを有する。その際Ｋに対
して既に与えられた式が用いられる。この技術手段によ
り一定の表面電荷密度が得られるようになる。同じく図
から直接わかるように、出力側７には電荷ＱＢ＊が現わ
れる。従つてＫ＝ＱＢ木／Ｑ８Ｏ８も成立つ。即ちこれ
まで説明してきた技術手段により、上記のＣＴＤ線路に
おいて、順次の電荷分割によつて製造の際のばらつきを
低減できるようになる。
このために通例は前球つて決められる電荷分割比に相応
して最小の所定数のＣＴＤ素子が必要となるが、この種
の装置を実際に実現した場合に得られる精度を考慮すれ
ばそのことは全く問題にならない。
して最小の所定数のＣＴＤ素子が必要となるが、この種
の装置を実際に実現した場合に得られる精度を考慮すれ
ばそのことは全く問題にならない。
図は、段毎にＡ：Ｂの分割比を有する４段の電荷分割が
行なわれるＣＴＤ線路の本発明の実施例が示されている
。
行なわれるＣＴＤ線路の本発明の実施例が示されている
。
Claims (1)
- 【特許請求の範囲】 １ 電荷分割のために電荷転送方向において延在する分
割ウェブが被着されている、複数のＣＴＤ素子から成る
ＣＴＤ線路において、前以つて決められる電荷分割比を
得るために電荷分割は、１段階以上の複数の段階におい
て順に連続する分割段階のために分割ウェブＤＯＸを、
個々の段階に対して約１：１の比で電荷分割が行なわれ
るように配置しかつ分割段Ａ＿１、Ｂ＿１、Ａ＿２、Ｂ
＿２、Ａ＿３Ｂ＿３の間に、ほんの一部の部分電荷Ａ＿
１、Ａ＿２、Ａ＿３だけを除いてその他の全部の部分電
荷Ｂ＿１：Ｂ＿１＋Ｂ＿２：Ｂ＿１＋Ｂ＿２＋Ｂ＿３が
加算される加算区域Ｃ＿１、Ｃ＿２、Ｃ＿３を設けるこ
とによつて行なうようにし、かつ更にチャンネルＡの電
極表面にチャネル拡大部（領域３）を設けかつ一定の表
面電荷密度が得られるようにするために前記拡大部に対
応して直接後置される分割ウェブをチャネルＢ側に拡大
してチャネル低減部５を設けたことを特徴とする複数の
ＣＴＤ素子から成るＣＴＤ線路。 、
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19803019437 DE3019437C2 (de) | 1980-05-21 | 1980-05-21 | Aus mehreren CTD-Elementen bestehende CTD-Leitung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS577965A JPS577965A (en) | 1982-01-16 |
| JPS592190B2 true JPS592190B2 (ja) | 1984-01-17 |
Family
ID=6102981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7085681A Expired JPS592190B2 (ja) | 1980-05-21 | 1981-05-13 | 複数のｃｔｄ素子から成るｃｔｄ線路 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0040423A3 (ja) |
| JP (1) | JPS592190B2 (ja) |
| CA (1) | CA1157168A (ja) |
| DE (1) | DE3019437C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210021743A (ko) * | 2019-08-19 | 2021-03-02 | 주식회사 만도 | 감쇠력 가변식 쇽업소버 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2453669C2 (de) * | 1974-11-12 | 1976-12-09 | Siemens AG, 1000 Berlin und 8000 München | Elektrische Filterschaltung |
| US4156858A (en) * | 1977-06-02 | 1979-05-29 | Reticon Corporation | Charge transfer transversal filter |
| US4120035A (en) * | 1977-08-16 | 1978-10-10 | International Business Machines Corporation | Electrically reprogrammable transversal filter using charge coupled devices |
| GB2004692B (en) * | 1977-09-08 | 1982-01-13 | Secr Defence | Charge transfer devices |
| FR2404281A1 (fr) * | 1977-09-23 | 1979-04-20 | Thomson Csf | Dispositif a transfert de charges de precision, notamment pour systeme de traitement de signal, et systeme de traitement de signal comportant un tel dispositif |
| NL186666C (nl) * | 1977-10-13 | 1992-03-16 | Philips Nv | Ladingsoverdrachtinrichting. |
-
1980
- 1980-05-21 DE DE19803019437 patent/DE3019437C2/de not_active Expired
-
1981
- 1981-05-13 JP JP7085681A patent/JPS592190B2/ja not_active Expired
- 1981-05-18 EP EP81103804A patent/EP0040423A3/de not_active Ceased
- 1981-05-19 CA CA000377819A patent/CA1157168A/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210021743A (ko) * | 2019-08-19 | 2021-03-02 | 주식회사 만도 | 감쇠력 가변식 쇽업소버 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3019437C2 (de) | 1985-08-29 |
| EP0040423A3 (de) | 1984-06-06 |
| EP0040423A2 (de) | 1981-11-25 |
| JPS577965A (en) | 1982-01-16 |
| DE3019437A1 (de) | 1981-11-26 |
| CA1157168A (en) | 1983-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5208725A (en) | High capacitance structure in a semiconductor device | |
| US4253168A (en) | CCD Signal processor | |
| JPH07297366A (ja) | 半導体集積回路装置及びその製造方法 | |
| US4639940A (en) | Charge coupled device with meander channel and elongated, straight, parallel gate electrodes | |
| US3633268A (en) | Method of producing one or more large integrated semiconductor circuits | |
| JPS61260656A (ja) | 半導体装置およびその製造方法 | |
| JPS592190B2 (ja) | 複数のｃｔｄ素子から成るｃｔｄ線路 | |
| US3930065A (en) | Methods of fabricating semiconductor devices | |
| JPS5814749B2 (ja) | 電荷転送装置 | |
| JPH03257855A (ja) | 半導体装置 | |
| GB2294586A (en) | Capacitor for semiconductor device | |
| JPS62118629A (ja) | 電荷結合装置 | |
| JPH0212008B2 (ja) | ||
| JPS61279167A (ja) | 半導体装置の製造方法 | |
| US4097886A (en) | Split electrode structure for semiconductor devices | |
| JPS6221290B2 (ja) | ||
| JPS6388855A (ja) | 集積回路装置 | |
| JPS5885566A (ja) | 電荷結合デバイスの製造方法 | |
| JPH0432275A (ja) | 段差型ジョセフソン接合素子 | |
| JPS628947B2 (ja) | ||
| JPS6130769B2 (ja) | ||
| JPS5828863A (ja) | 集積回路装置 | |
| JPH0249055B2 (ja) | Toransubaasarufuiruta | |
| JP2864139B2 (ja) | 酸化物系超伝導体厚膜配線の製造方法 | |
| Feldmann et al. | A new charge routing filter |