JPS59219060A - 電子交換試験システム - Google Patents
電子交換試験システムInfo
- Publication number
- JPS59219060A JPS59219060A JP9350483A JP9350483A JPS59219060A JP S59219060 A JPS59219060 A JP S59219060A JP 9350483 A JP9350483 A JP 9350483A JP 9350483 A JP9350483 A JP 9350483A JP S59219060 A JPS59219060 A JP S59219060A
- Authority
- JP
- Japan
- Prior art keywords
- test
- condition data
- data
- procedure
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/26—Arrangements for supervision, monitoring or testing with means for applying test signals or for measuring
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（８） 発明の技術分野
本発明は電子交換試験システムに係り、特に試験用電子
交換機を効率的に使用する電子交換試験システムに関す
。
交換機を効率的に使用する電子交換試験システムに関す
。
（ｂｌ 技術の背景
電子交換機は交換サービスから保守運用に至る多様な機
能を具備し、また複雑な運転条件の下で稼働する。従っ
てかかる電子交換機の機能を漏れ無く試験を行う為には
、数多の試験手順および試験条件データを各種試験項目
毎に試験用電子交換機に設定し、試験対象機能を作動さ
せる必要がある。従って試験用電子交換機を多数の試験
で効率的に共用することが、かかる電子交換機の試験作
業の効率向上に不可欠となる。また場合によっては、成
る試験項目を同一条件下で繰返し行うことが障害現象の
再現等に必要となる。
能を具備し、また複雑な運転条件の下で稼働する。従っ
てかかる電子交換機の機能を漏れ無く試験を行う為には
、数多の試験手順および試験条件データを各種試験項目
毎に試験用電子交換機に設定し、試験対象機能を作動さ
せる必要がある。従って試験用電子交換機を多数の試験
で効率的に共用することが、かかる電子交換機の試験作
業の効率向上に不可欠となる。また場合によっては、成
る試験項目を同一条件下で繰返し行うことが障害現象の
再現等に必要となる。
（Ｃ１従来技術と問題点
従来は、試験用電子交換機に対するこの種試験手順およ
び試験条件データを、試験用電子交換機に付設されるタ
イプライタ装置等から逐一人力していた為、実際に試験
動作を開始する迄に多大の時間を費やしていた。また試
験結果を示す各種データも前記タイプライタ装置、或い
は試験用電子交換機に付設されるプリンタ装置等に出力
していた為、実際の試験動作が終了した後もやはり少な
からぬ時間を費やしていた。その間試験用電子交換機は
他の試験項目にも使用出来ぬ為、試験用電子交換機の使
用効率は極めて低く、試験作業の効率を太き（損なう結
果となっていた。また特定の試験項目を同一条件下で繰
返す場合にも、総ての試験手順および試験条件データの
入力を改めて行う必要があり、多大の労力を消費するの
みならず、同一条件を忠実に再現することが仲々困難で
あり、試験結果の信頼性を損なう結果となっていた。
び試験条件データを、試験用電子交換機に付設されるタ
イプライタ装置等から逐一人力していた為、実際に試験
動作を開始する迄に多大の時間を費やしていた。また試
験結果を示す各種データも前記タイプライタ装置、或い
は試験用電子交換機に付設されるプリンタ装置等に出力
していた為、実際の試験動作が終了した後もやはり少な
からぬ時間を費やしていた。その間試験用電子交換機は
他の試験項目にも使用出来ぬ為、試験用電子交換機の使
用効率は極めて低く、試験作業の効率を太き（損なう結
果となっていた。また特定の試験項目を同一条件下で繰
返す場合にも、総ての試験手順および試験条件データの
入力を改めて行う必要があり、多大の労力を消費するの
みならず、同一条件を忠実に再現することが仲々困難で
あり、試験結果の信頼性を損なう結果となっていた。
（ｄｌ 発明の目的
本発明の目的は、前述の如き従来ある電子交換試験シス
テムの欠点を除去し、試験用電子交換機の使用効率を極
力向上し、試験作業の効率化並びに試験結果の信頼性の
向上を図る手段を実現することに在る。
テムの欠点を除去し、試験用電子交換機の使用効率を極
力向上し、試験作業の効率化並びに試験結果の信頼性の
向上を図る手段を実現することに在る。
（ｅｌ 発明の構成
この目的は、試験手順および試験条件データを入力し、
試験結果データを出力する１（ｌＩＪ以上の端末装置と
、前記試験手順、試験条件データおよび試験結果データ
を記憶する記憶装置と、前記端末装置をタイムシェアリ
ング式に制御し、試験用電子交換機の中央制御装置との
間で前記試験手順、試験条件データおよび試験結果デー
タを高速転送するプロセッサとを具備することにより達
成される。
試験結果データを出力する１（ｌＩＪ以上の端末装置と
、前記試験手順、試験条件データおよび試験結果データ
を記憶する記憶装置と、前記端末装置をタイムシェアリ
ング式に制御し、試験用電子交換機の中央制御装置との
間で前記試験手順、試験条件データおよび試験結果デー
タを高速転送するプロセッサとを具備することにより達
成される。
ｉｆ） 発明の実施例
以下、本発明の一実施例を図面により説明する。
図面は本発明の一実施例による電子交換試験システムを
示す図である。図において、ネットワークＮＷ、中央制
御装置ＣＣおよび主記憶装置ＭＭを具備する試験用電子
交換機ＴＥＸには、複数の端末装置Ｔと、プロセッサＣ
ＰＵと、記憶装置ＭＥＭと、擬似端末装置ＣＧと、高速
転送装置Ｔ ＲＦと、付加コンソール制御装置ｃｓｃと
から構成される電子交換試験システムが併設されている
。プロセッサＣＰＵは各端末装置Ｔをタイムシェアリン
グ式に制御し、各端末装置Ｔがら並行して入力される各
種試験項目に関する試験手順および試験条件データを収
集し、記憶装置ＭＥＭに記憶する。
示す図である。図において、ネットワークＮＷ、中央制
御装置ＣＣおよび主記憶装置ＭＭを具備する試験用電子
交換機ＴＥＸには、複数の端末装置Ｔと、プロセッサＣ
ＰＵと、記憶装置ＭＥＭと、擬似端末装置ＣＧと、高速
転送装置Ｔ ＲＦと、付加コンソール制御装置ｃｓｃと
から構成される電子交換試験システムが併設されている
。プロセッサＣＰＵは各端末装置Ｔをタイムシェアリン
グ式に制御し、各端末装置Ｔがら並行して入力される各
種試験項目に関する試験手順および試験条件データを収
集し、記憶装置ＭＥＭに記憶する。
なお総ての試験手順および試験条件データが入力し終わ
らぬ試験項目については、試験用電子交換機ＴＥＸは何
等の動作も要求されない。総ての試験手順および試験条
件データの入力し終った試験項目に対しては、プロセッ
サＣＰＵは高速転送装置ＴＲＦを介して試験用電子交換
機ＴＥＸの中央制御装置ＣＣに電子交換機ＴＥＸ用シス
テムファイルおよび試験条件データを高速で転送し、プ
ロセッサＣＰＵに入力された試験手順に従って電子交換
機ＴＥＸを制御し、該当試験項目の試験動作を開始させ
る。なおプロセッサＣＰＵは、付加コンソールＣＮＳか
ら入力されると同一の制御信号を付加コンソール制御装
置ＣＳＣを介して中央制御装置ＣＣに入力することによ
り、中央制御装置ＣＣの具備する初期プログラムロード
機能・プログラム特定番地停止機能・フリソプフロンプ
グループ制御機能等の試験も前記試験項目の一環として
実行可能である。更にプロセッサＣＰ’Ｕは、所要の試
験条件に応じて擬似端末装置ＣＧを制御し、試験用電子
交換機ＴＥＸのネットワークＮＷに対して擬似負荷を加
える。試験用電子交換機ＴＥＸが該当試験項目に関する
試験動作を終了すると、中央制御装置ＣＣは主記憶装置
ＭＭ等に凸積されている各種試験結果データを収集し、
高速転送装置ＴＲＦを介してプロセッサＣＰＵに高速転
送し、該当試験項目から解放される。プロセッサＣＰＵ
は受信した試験結果データを一旦記憶装置ＭＥＭに蓄積
した後、所要の分析を行い、結果を該当試験項目を担当
する端末装置Ｔに出力する。なおプロセッサＣＰＵは、
試験用電子交換機ＴＥＸの特定試験項目に関する試験動
作と平行して他の試験項目に関する試験手順および試験
条件データの入力および試験結果の分析および出力を実
施する。
らぬ試験項目については、試験用電子交換機ＴＥＸは何
等の動作も要求されない。総ての試験手順および試験条
件データの入力し終った試験項目に対しては、プロセッ
サＣＰＵは高速転送装置ＴＲＦを介して試験用電子交換
機ＴＥＸの中央制御装置ＣＣに電子交換機ＴＥＸ用シス
テムファイルおよび試験条件データを高速で転送し、プ
ロセッサＣＰＵに入力された試験手順に従って電子交換
機ＴＥＸを制御し、該当試験項目の試験動作を開始させ
る。なおプロセッサＣＰＵは、付加コンソールＣＮＳか
ら入力されると同一の制御信号を付加コンソール制御装
置ＣＳＣを介して中央制御装置ＣＣに入力することによ
り、中央制御装置ＣＣの具備する初期プログラムロード
機能・プログラム特定番地停止機能・フリソプフロンプ
グループ制御機能等の試験も前記試験項目の一環として
実行可能である。更にプロセッサＣＰ’Ｕは、所要の試
験条件に応じて擬似端末装置ＣＧを制御し、試験用電子
交換機ＴＥＸのネットワークＮＷに対して擬似負荷を加
える。試験用電子交換機ＴＥＸが該当試験項目に関する
試験動作を終了すると、中央制御装置ＣＣは主記憶装置
ＭＭ等に凸積されている各種試験結果データを収集し、
高速転送装置ＴＲＦを介してプロセッサＣＰＵに高速転
送し、該当試験項目から解放される。プロセッサＣＰＵ
は受信した試験結果データを一旦記憶装置ＭＥＭに蓄積
した後、所要の分析を行い、結果を該当試験項目を担当
する端末装置Ｔに出力する。なおプロセッサＣＰＵは、
試験用電子交換機ＴＥＸの特定試験項目に関する試験動
作と平行して他の試験項目に関する試験手順および試験
条件データの入力および試験結果の分析および出力を実
施する。
また一旦入力した試験手順および試験条件データは記憶
装置ＭＥＭ内に保管し、該試験手順および試験条件デー
タを用いて同一試験項目を繰返し行うことも可能であり
、同一条件下での試験を忠実に再現することも可能であ
る。また記憶装置ＭＥＭ内に保管されている試験手順ま
たは試験条件データの一部を変更した試験項目も容易に
行い得る。
装置ＭＥＭ内に保管し、該試験手順および試験条件デー
タを用いて同一試験項目を繰返し行うことも可能であり
、同一条件下での試験を忠実に再現することも可能であ
る。また記憶装置ＭＥＭ内に保管されている試験手順ま
たは試験条件データの一部を変更した試験項目も容易に
行い得る。
以上の説明から明らかな如く、本実施例によれば、各種
試験項目の試験手順および試験条件デー夕はプロセッサ
ＣＰＵによりタイムシェアリング制御される端末装置Ｔ
から並行して入力され、全試験手順および試験条件デー
タの入力が完了した後試験用電子交換１ａＴＥＸに高速
転送され、また試験結果データも試験完了時点に試験用
電子交換ｔａＴＥＸからプロセッサＣＰＵに高速転送さ
れる為 各試験項目に関する試験用電子交換機ＴＥＸの
使用時間は実際の試験動作のみとなって大幅に短縮され
、複数の試験項目の試験手順および試験条件データの入
力、並びに試験結果データの分析および出力と平行して
効率良く作動可能となる。
試験項目の試験手順および試験条件デー夕はプロセッサ
ＣＰＵによりタイムシェアリング制御される端末装置Ｔ
から並行して入力され、全試験手順および試験条件デー
タの入力が完了した後試験用電子交換１ａＴＥＸに高速
転送され、また試験結果データも試験完了時点に試験用
電子交換ｔａＴＥＸからプロセッサＣＰＵに高速転送さ
れる為 各試験項目に関する試験用電子交換機ＴＥＸの
使用時間は実際の試験動作のみとなって大幅に短縮され
、複数の試験項目の試験手順および試験条件データの入
力、並びに試験結果データの分析および出力と平行して
効率良く作動可能となる。
また一度入力された試験手順および試験条件データは記
憶装置ＭＥＭに保管される為、同一条件下での試験も忠
実に再現することが可能となり、また試験手順または試
験条件データの一部を変更した試験項目を行う場合の端
末袋ＷＴからの入力操作が大幅に簡易化される。更に試
験結果データの分析もプロセッサＣＰＵにより可能とな
り、試験効率の向上および試験結果の信頼性の向上が可
能となる。
憶装置ＭＥＭに保管される為、同一条件下での試験も忠
実に再現することが可能となり、また試験手順または試
験条件データの一部を変更した試験項目を行う場合の端
末袋ＷＴからの入力操作が大幅に簡易化される。更に試
験結果データの分析もプロセッサＣＰＵにより可能とな
り、試験効率の向上および試験結果の信頼性の向上が可
能となる。
なお、図面はあく迄本発明の一実施例に過ぎず、例えば
電子交換試験システムの構成および試験用電子交換機Ｔ
ＥＸの構成は図示されるものに限定されることは無く、
他に幾多の変形が考慮されるが、何れの場合にも本発明
の効果は変らない。
電子交換試験システムの構成および試験用電子交換機Ｔ
ＥＸの構成は図示されるものに限定されることは無く、
他に幾多の変形が考慮されるが、何れの場合にも本発明
の効果は変らない。
（ｇ） 発明の効果
以上、本発明によれば″、試験用電子交換機の使用効率
が大幅に向上し、また試験手順および試験条件データの
入力、並びに試験結果の分析および出力も改良され、試
験作業の大幅な効率化並びに信頼性の向上が期待される
。
が大幅に向上し、また試験手順および試験条件データの
入力、並びに試験結果の分析および出力も改良され、試
験作業の大幅な効率化並びに信頼性の向上が期待される
。
図面は本発明の一実施例による電子交換試験システムを
示す図である。 図において、ＣＣは中央制御装置、ＣＧは擬似端末装置
、ＣＮＳは付加コンソール、ＣＰＵはプロセッサ、Ｃ８
Ｃは付加コンソール制御装置、ＭＥＭは記憶装置、ＭＭ
は主記憶装置、ＮＷはネットワーク、Ｔは端末装置、Ｔ
ＥＸは試験用電子交換機、ＴＲＦは高速転送装置、ＴＹ
Ｐはタイプライタ装置、を示す。
示す図である。 図において、ＣＣは中央制御装置、ＣＧは擬似端末装置
、ＣＮＳは付加コンソール、ＣＰＵはプロセッサ、Ｃ８
Ｃは付加コンソール制御装置、ＭＥＭは記憶装置、ＭＭ
は主記憶装置、ＮＷはネットワーク、Ｔは端末装置、Ｔ
ＥＸは試験用電子交換機、ＴＲＦは高速転送装置、ＴＹ
Ｐはタイプライタ装置、を示す。
Claims (1)
- 試験手順および試験条件データを入力し、試験結果デー
タを出力する１個以上の端末装置と、前記試験手順、試
験条件データおよび試験結果データを記憶する記憶装置
と、前記端末装置をクイムシエアリング式に制御し、試
験用電子交換機の中央制御装置との間で前記試験手順、
試験条件データおよび試験結果データを高速転送するプ
ロセッサとを具備することを特徴とする電子交換試験シ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9350483A JPS59219060A (ja) | 1983-05-27 | 1983-05-27 | 電子交換試験システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9350483A JPS59219060A (ja) | 1983-05-27 | 1983-05-27 | 電子交換試験システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59219060A true JPS59219060A (ja) | 1984-12-10 |
| JPH0318788B2 JPH0318788B2 (ja) | 1991-03-13 |
Family
ID=14084175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9350483A Granted JPS59219060A (ja) | 1983-05-27 | 1983-05-27 | 電子交換試験システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59219060A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62279760A (ja) * | 1986-05-28 | 1987-12-04 | Nec Corp | 蓄積プログラム制御電子交換システムの入出力装置系信号シミユレ−タ |
| EP0419960A2 (de) * | 1989-09-29 | 1991-04-03 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Prüfung von Teilen einer digitalen Zeitmultiplex-Fernmeldevermittlungsstelle, insbesondere Fernsprechvermittlungsstelle |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5521688A (en) * | 1978-08-04 | 1980-02-15 | Nec Corp | Parallel automatic test system |
-
1983
- 1983-05-27 JP JP9350483A patent/JPS59219060A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5521688A (en) * | 1978-08-04 | 1980-02-15 | Nec Corp | Parallel automatic test system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62279760A (ja) * | 1986-05-28 | 1987-12-04 | Nec Corp | 蓄積プログラム制御電子交換システムの入出力装置系信号シミユレ−タ |
| EP0419960A2 (de) * | 1989-09-29 | 1991-04-03 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Prüfung von Teilen einer digitalen Zeitmultiplex-Fernmeldevermittlungsstelle, insbesondere Fernsprechvermittlungsstelle |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0318788B2 (ja) | 1991-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4860190A (en) | Computer system for controlling virtual machines | |
| US4819150A (en) | Array for simulating computer functions for large computer systems | |
| EP1882956A1 (en) | Test device, test method, and test control program | |
| JPS5875078A (ja) | Ｌｓｉデバイス試験用テスト・デ−タ供給装置 | |
| JP2001099901A (ja) | テストパタン圧縮方法とテストパタン圧縮装置及びシステム並びに記録媒体 | |
| CN115470060A (zh) | 硬件板卡、测试设备、测试系统和同步测试方法 | |
| US7319947B1 (en) | Method and apparatus for performing distributed simulation utilizing a simulation backplane | |
| JPS59219060A (ja) | 電子交換試験システム | |
| US6199143B1 (en) | Computing system with fast data transfer of CPU state related information | |
| WO1991004535A1 (en) | Memory-module for a memory-managed computer system | |
| JP2526265B2 (ja) | 多重試験方式 | |
| CN1097783C (zh) | 数据处理的系统和方法以及带有这类系统的通信系统 | |
| JPH03248255A (ja) | データ転送方法およびシステム | |
| JP2927049B2 (ja) | 画像処理装置 | |
| Tuomenoksa et al. | Preloading Schemes for the PASM Parallel Memory System. | |
| KR0154573B1 (ko) | 칠 시뮬레이션 환경에서의 프로세스간 통신 방법 | |
| KR880000230B1 (ko) | 테이터 처리 시스템을 위한 입출력 멀티플렉서 | |
| JPH03128475A (ja) | 論理テスト機能付き論理回路 | |
| JP2005250722A (ja) | 入出力動的再構成の逐次実行方法 | |
| JPH03130839A (ja) | オンラインシミュレーション方式 | |
| HAHN JR et al. | Maintenance and Diagnostic Subsystem | |
| JPS62219035A (ja) | 計算機システムの診断方式 | |
| JPH07306813A (ja) | 入出力装置の試験装置 | |
| Weaver et al. | Operating system considerations in the multiprocessor MIDAS environment | |
| JPH09146794A (ja) | プログラムシミュレータ |