KR880000230B1 - 테이터 처리 시스템을 위한 입출력 멀티플렉서 - Google Patents

테이터 처리 시스템을 위한 입출력 멀티플렉서 Download PDF

Info

Publication number
KR880000230B1
KR880000230B1 KR8201240A KR820001240A KR880000230B1 KR 880000230 B1 KR880000230 B1 KR 880000230B1 KR 8201240 A KR8201240 A KR 8201240A KR 820001240 A KR820001240 A KR 820001240A KR 880000230 B1 KR880000230 B1 KR 880000230B1
Authority
KR
South Korea
Prior art keywords
subsystem
signal group
central
data
signal
Prior art date
Application number
KR8201240A
Other languages
English (en)
Other versions
KR830009524A (ko
Inventor
에스 · 크로우포오드 누테
Original Assignee
니콜라스프레지노스
허니웰 인포오메이숀 시스템즈 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니콜라스프레지노스, 허니웰 인포오메이숀 시스템즈 인코오포레이티드 filed Critical 니콜라스프레지노스
Priority to KR8201240A priority Critical patent/KR880000230B1/ko
Publication of KR830009524A publication Critical patent/KR830009524A/ko
Application granted granted Critical
Publication of KR880000230B1 publication Critical patent/KR880000230B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/17Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Multi Processors (AREA)

Abstract

내용 없음.

Description

테이터 처리 시스템을 위한 입출력 멀티플렉서
제1도는 전형적인 데이터 처리 시스템의 블록다이어그램.
제2도는 본 발명에 따른 입출력 멀티플렉서의 블록다이어그램.
제3도는 예정된 주변 서브 시스템에서 중앙 서브 시스템으로 데이터를 이송하기 위한 작용의 플로우 다이어그램.
제4도는 데이터 이송작용에 요구되는 중앙 서브 시스템에 기억된 파일의 개략적 다이어그램.
본 발명은 일반적으로 데이터 처리 시스템에 관한 것이고 특히, 중앙 서브 시스템과 주변 서브 시스템을 결합하는 장치에 관한 것이다. 결합 장치는 중앙 서브 시스템과주변 서브 시스템 사이에서 신호 그룹을 이송하기 위한 수단을 제공한다.
2개의 서브시트템사이의 신호의 이송을 포함하는 예정된 연산의 처리에 반응하여 예정된 연산이 완료될때까지 입출력장치가 사용되는 것은 중앙 서브시스템과 주변서브시스템을 결합하는 입출력 장치를 제공하는 것은 종래 기술에 공지되었다. 연산이 다수의 신호그룹의 교환을 포함하고 중앙 서브시스템에 비교되는 것처럼 현저히 늦은 동작 특성을 갖는 주변 장치를 포함하기 때문에 전체데이터 처리 시스템의 수행은 밀착될 수 있다.
2개 서브 시스템 사이에서 정보의 유효한 흐름을 유지하기 위해서, 시스템의 수행을 개선하는 여러가지 기술이 고안되었다. 예를들면, 우선 순위 양도가 중앙서브 시스템의 중앙 처리 유닛의 유효연산에 필수적인 연산이 덜 필수적인 연산 이전에 수행되도록 중앙 서브 시스템에서 설립될 수 있다. 유사하게, 중앙 서브시스템에 의한 요구 이전에 데이터 신호 그룹 이송과같은 연산을 수행하도록 앞선 기술이 수행될 수 있어 그로인해 상호 휴지기간동안 불필요한 연산이 수행되도록 허가한다.
이러한 기술과 다른 기술이 수행되는 동안, 중앙 처리 유닛의 증가 속도가 중앙서브시스템과 주변 서브시스템을 포함하는 연산의 증가효율성을 요구하도록 한다.
본 발명의 목적은 개선된 데이터 처리 시스템을 제공하는 것이다.
본 발명의 다른 목적은 데이터 처리 시스템의 중앙 서브시스템과 주변 서브 시스템을 결합하는 개선된 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 서브 시스템을 포함하는 중앙 서브 시스템 명령에 의해 개선된 수행을 제공하는 것이다.
본 발명의 또 다른 목적은 다수 연산의 일치하는 실행을 허가하는 중앙과 주변 서브 시스템을 결합하기 위한 장치를 제공하는 것이다.
본 발명은 또 다른 목적은 다수의 신호 그룹 촉진이 독립적으로 수행될 수 있는 주변 서브 시스템과 중앙서브시스템을 결함하는 것이다.
본 발명의 또 다른 목적은 다수의 동시에 일어나는 연산부분 독립실행을 허가하는 중앙 서브 시스템과 주변 서브 시스템을 결합하는 장치를 제공하는 것이다.
본 발명의 상기 목적들은 독립적 연산을 할 수 있는 다수의 소자를갖는 입출력 멀티플렉서에의해 본 발명의 따라 성취될 수 있다. 입출력 멀티플렉서는 중앙 서브 시스템으로부터 데이터 그룹의 분배를 제어하기 위한 중앙 서브 시스템 데이터 분배기, 요구된 정보를 기억하고 실제 어드레스를 준비하기 위한 제어 단어프로세서, 주변 서브 시스템으로부터 중앙 서브 시스템으로 데이터를 이송하는 것을 제어하기 위한 채널 서비스 프로세서, 중앙 서브스스템에 의해 요구된 입출력 멀티플렉서에서 서비스 기능을 수행하기 위한 판독레지스터와 고장 인터럽트 프로세서를 포함한다. 게다가, 입출력 멀티플렉서의 다른 소자들은 주변 서브 시스템과 함께 인터페이스를 제공하고 중앙 서브시스템에서 인터페이스와 함께 엔터링 데이터를 제공한다. 주변 서브 시스템과 중앙 서브 시스템사이의 데이터 신호의 이송을 위한 연산은 다수의 지령으로 분할된다. 연산지령의 실행을 뤼한 입출력 멀티플렉서의 각 구성요소의 참여는 지령실행에 요구되지 않은 입출력 멀티플렉서 구성요소와 독립된다. 고로, 다수 연산의 여러단으로부터의 지령은 입출력 멀티플렉서에서 동시에 일어나는 실행에 있을 수 있다. 우선순위는 필수정보가 중앙 서브 시스템에 제공되는 것을 확실하에 하기 위해 입출력 멀티플렉서에서 구성요소를 위해 포함한다.
제1도에서, 전형적 데이터 처리 시스템의 구성요소가 도시되어 있다. 중앙 서브 시스템(3)은 중앙처리 유닛(10)-그 안에서 신호 촉진이 전형적으로 수행된다-과 메인 메모리(12)-중앙 처리 유닛에 요구된 신호가 기억된다-와 중앙처리 유닛에 신호의 이송을 제어하고 중앙 서브 시스템과 데이터 처리 시스템의 나머지 사이의 신호교환을 제어하기 위해서 제어 인터페이스 유닛(11)을 포함한다.
주변 서브 시스템(4)은 주변 서브 시스템을 위해 제어장치를 공급하기 위한 채널버스와 적어도 1개 이상의 주변 서브시스템으로 구성되었다. 중앙 서브 시스템의 투시로부터 특정 주변 서브 시스템이 채널 버스상에서 그 위치에 의해 동일하게 된다. 이러한 동일함은 일반적으로 주변 서브 시스템 번호로 언급된다. 더우기, 본래의 채널 버스와 병렬로 더많은 채널 버스 결합하므로써 주변 서브 시스템의 수를 확장하도록 설비될 수 있다. 그런 경우에, 특정 주변 서브 시스템은 채널버스번호와 주변 서브 시스템과 동일시 된다. 입출력 멀티플렉서에 관한한, 결합된 채널버스와 주변 서브 시스템 번호는 어드레서 동일성으로 사용되고 각 번호는 각 위치와 과련된 메모리 유닛안의 위치와 관련된다. 입출력 멀티플렉서(20)는 주변 서브 시스템과 중앙서브시스템을 결합한다. 다우기, 다수의 채널 버스에 결합되도록 입출력 멀치플렉서는 다수의 중앙서브시스템에 결합 되도록 응용될 수 있다(즉, 다수의 제어 인터페이스 유닛을 사용해서).
제2도에서는, 입출력 멀티플렉서(20)의 구성요소가 도시된다. 중앙 서브시스템 데이터 분배기(21)은 중앙서브 시스템(3)에 결합되고 중앙서브시스템으로부터 신호를 수령하기 위한 메카니즘이다. 중앙 서브 시스템 데이터 분배기(21)는 색인(index)장치(22), 판독 레지스터와 고장(fault)프로세서(23), 제어단어프로세서(24), 스위치(25), 그리고 스크래치 패드 메모리(31)에 결합된다. 스위치(25)는 주변 서브 시스템 액세스제어기(26), 판독 레지스터와 고장 인터럽트 프로세서(23), 그리고 제어 단어 프로세서(24)에 결합된다. 주변 서브 시스템 액세스 제어기(26)은 주변 서브 시스템(4)에 신호를 인가한다. 채널 서비스 프로세서(28)은 주변 서브 시스템 액세스 제어기(27), 제어단어 프로세서(24), 그리고 스위치(29)에 결합된다. 스위치(29)는 제어 단어 프로세서(24), 판독 레지스터와 고장 인터럽트 프로세서(23), 그리고 제어 서브 시스템 액세스 제어기(30)에 결합된다. 중앙 서브 시스템 엑세스 제어기(30)는 색인 장치(22)에 결합되고 신호를 제어서브시스템(3)에 인가한다. 스크래치 패드 메모리(31)는 판독 레지스터와 고장 인터럽트 프로세서(23), 제어단어 프로세서(24)와 체널 서비스 프로세서(28)에 결합된다.
제3도에서는, 예정된 주변 서브 시스템으로부터 데이터를 이송하는 연산을 수행예가 도시되었다. 이러한 수행은 입출력 멀티플렉서의 여러가지 구성요소를 포함하는 다수의 액티비티(activity)와 지령으로 구성된다. 입출력 멀티플렉서상의 구성요소에 의해 수행된 그러한 액티비티는 실선으로된 박스에서 표시되고, 거기서 주변서브시스템 또는 중앙 서브시스템에 의해 수행된 액티비티가 점선으로된 박스에서 나타난다. 중앙서브 시스템에 의해 예정된 주변 서브시스템에서 신호 그룹을 위한 요구에 반응하여, 중앙서브시스템 파일이 준비되어 메모리 위치에 기억된다. 중앙 서브시스템은 연결지령(110)으로 언급된 신호 그룹을 발한다.
연결 지령은 중앙서브 시스템 데이터 분배기에 의해 수신된다. 연결지령(112)의 제1구성요소는 제어 단어 프로세서에 기억되고 제2부분은 주변서브시스템 액세스 제어기(26)에 이송(113)된다. 연결 지령의 제2구성요소는 주변 서브시스템으로 이송(114)되는 데 거기서 예정된 주변 서브시스템이 보존되고 명령싣기(fetch)메일 박스 지령이 발해진다. 명령싣기 메일박스 지령은 주변 서브시스템 데이터 제어기를 통해 채널 서비스프로세서로 이송(115)된다. 연결 지령의 기억된 제14구성요소 부분인 메일박스 어드레스는 중앙 단어 프로세서로 부터 회수(116)되어 결합된 지령이 중앙 서브시스템 액세스 제어기를 통해 명령싣기 메일박스 지령이 실행(119)되는 중앙 서브 시스템으로 이송(118)된다.
제4도를 참조하면, 중앙서브시스템에 포함된 여러가지 파일의 개요가 도시되어 있다. 파일(61)은 메일박스이고, 연속적 메모리 위치에서 중앙 서브시스템과 메일박스 스테이터스 신호그룹과 이스트 포인터 단어신호 그룹에 의해 이용된 논리 어드레스 신호로 부터 실제 어드레스 신호를 얻기위한 베이스를 포함한다. 예정된 조작후에, 리스트 포인터 단어신호 그룹은 명령 데이터 제어단어 신호 그룹(IDCW)의 어드레스(62)를 제공하고 연속 메모리 위치안에서 데이터 제어 단어 신호 그룹(DCW)이 따라온다. 적당한 조작후의 데이터 제어단어는 데이터 기억위치의 어드레스(63)을 제공한다.
제3도로 돌아가서, 메닐박스 신호그룹은 중앙서브시스템 데이터 분배기를 통해 제어 단어 프로세서로 이송되고 메일박스 신호가 기억된다. 메일박스 용량을 사용하는 제어단어 프로세서는 명령데이터 제어단어의 실제 어드레스를 발전시킨다. 어드레스 발전이 완료되자마자, 방출 지령(1)이 발해진다(121). 방출 지령은 주변 서브시스템 액세스 제어기를 통해 주변 서브시스템으로 이송된다(122). 방출지령(1)에 반응하여 주변서브시스템은 움직임 포인터 지령을 발한다(123). 움직임 포인터 지령은 주변 서브시스템 데이터 제어기를 통해 채널 서비스 프로세서로 이송된다(124). 채널 서비스 프로세서에서, 실제 IDCW 어드레스는 제어 단어 프로세서로 부터 보충되고(125)결합된 신호 그룹은 중앙 서브시스템 액세스 제어기를 통해 중앙 서브 시스템으로 이송(127)된다.
데이터 신호에 반응하여, IDCW는 중앙 서브 시스템안의 화일로 부터 보충되고(128) 중앙 서브시스템 데이터 분배를 통해 제어 단어 프로세서로 이송되고(129) 주변서브 시스템 액세스를 통해(130)주변 서브 시스템으로 이송된다. 주변 서브시스템에 의한 IDCW 신호 그룹의 수령은 예정된 주변 서브시스템으로부터의 데이터 보상의 실행에 필요한 마지막 신호 그룹이다. 그러나, 주변 시스템은 보상을 즉시 실행하지 않는다.
제어 단어 프로세서에서, IDCW는 DCW 어드레스를 발전시켜(131) 방출 지령(2)을 주변 서브시스템 액세스 제어기를 통해 주변 서브시스템으로 전달(133)한다. DCW 어드레스의 유용성을 나타내는 방출 지령을 수령하자마자 예정된 주변 서브 시스템은 중앙서브시스템에 의해 요구된 데이터신호 그룹의 보상을 실행(134)하기 시작하고 리스트 서비스 지령이 발해진다. 리스트 서비스 지령은 주변 서브시스템 데이터 제어기를 통해 채널 서비스프로세서로 이송된다(135). 채널 서비스 프로세서에서, 발전된 DCW 어드레스는 제어단어 프로세서로 부터 보상(136)되고 리스트 서비스 지령은 중앙 서브시스템 액세스 제어기를 통해 중앙 서브시스템으로 이송된다(138). 중앙서브시스템(139)에서, DCW 어드레스는 신호그룹에 반응해서 메모리로부터 보상된다(139).
DCW 어드레스는 중앙 서브시스템 데이터 분배기를 통해 제어단어 프로세서로 이송된다(140). 제어단어 프로세서에서, 중앙 서브시스템안의 진리 어드레스는 발전되고(141) 그 안으로 예정된 주변 서브시스템으로부터 보상된 데이터가 기억된다. 어드레스가 발전할 수에, 제어단어 프로세서는 방출지령(3)을 발한다. 방출지령은 주변 서브 시스템 액세스 제어기(142)를 통해 주변 서브시스템으로 이송된다.
주변 서브시스템이 방출 지령을 수신하고 데이터가 예정된 주변 서브 시스템으로 부터 유용될때, 데이터 준비신호를 입출력 멀티플렉서로 발해진다. 테이터 준비신호를 수령하므로써 신호 그룹이 주변 서브시스템데이터 제어기를 통해 채널 서비스 프로세서로 이송된다(144). 채널 서비스 프로세서는 제어단어 프로세서로부터 데이터 어드레스를 보상한다.(145). 데이터는 중앙 서브 시스템 액세스 제어기를 통해 중앙 서브 시스템으로 이송(147)된다. 중앙 서브시스템에서, 신호 그룹은 특정 어드레스 안에서 기억된다(148). 신호 그룹이 기억된후에, 기억된 데이터 스테이터스 지령은 중앙 서브시스템 데이터 분배기를 통해 이송되고(149), 주변 서브시스템 액세스 제어기를 통해 기억된 데이터 스테이터스 신호 그룹이 기억된(151)주변 서브 시스템으로 이송된다(150).
데이터 어드레스의 보상(145)과 동시에, 채널 서비스프로세서는 계수자(tally)완료 신호를 주변 서브시스템에 발한다. 주변 서브시스템은 종단 스테이터스지령을 발전시킨다(160). 주변 서브시스템 데이터 제어기는 종단 스테이터스 지령을 채널서비스프로세서로 이송한다(161). 체널 서비스 프로세서는 제어 단어프로세서(163)으로 부터 스테이터스 데이타를 보상하고(162)스테이터스 데이터는 종단스테이터스 지령의 부분이 된다. 종단스테이터스 지령은 제어 서브시스템 액세스 제어기를 통해 중앙 서브시스템으로 이송된다(164).
중앙 서브시스템은 종단 스테이터스 지령의 부분들을 기억하고(165)기억 데이터 지령을 발한다. 중앙 서브 시스템 데이터 분배기는 기억 테이터 지령과 동일하고(166)방출 지령(4)을 발한다. 주변 서브시스템 액세스 제어기는 방출 지령을 주변 서브시스템으로 이송한다(167). 주변 서브시스템은 방출 지령을 확인하고 (168)세트 종단 인터럽트 지령을 발한다. 세트 종단인터럽트 지령은 주변 서브시스템 데이터 제어기를 통해 재털 서비스 프로세서로 이송된다(169). 채널 서비스 프로세서는 제어단어 프로세서로 부터 메일박스 스테이터스 어드레스를 획득한다(170). 중앙 서브시스템 엑세스 제어기는 세트종단 인터럽트를 중앙 서브시스템으로 이송한다(171).
중앙 서브 시스템은 메일박스 스테이터스 단어를 보상한다(172). 메일박스 스테이터스 단어는 중앙 서브시스템 데이터 분배기를 통해 제어단어 프로세서로 이송된다(173). 제어 단어 프로세서는 메틸박스 스테이터스 단어를 시험하고(174)복귀지령을 중앙서브시스템으로 발한다. 중앙 서브시스템은 메일박스 스테이터스 단어를 복귀시키고(176)메일박스 스테이터스 단어 스테이터스 지령을 발한다. 중앙 서브시스템 데이터 분배기는 메일박스 스테이터스 단어 스테이터스를 확인하고(177) 방출지령(5)을 발한다. 방출지령은 주변 서브시스템을 통해 주변 서브시스탬으로 이송된다(178). 방출 지령에 따라서 예정된 주변 서브시스템은 다른 연산을 위해 유용하게 된다(179).
상기 열거된 연산예의 실행은 입출력 멀티플렉서 동작의 구성요소에 의해 독립적으로 수행된다. 연산 단계의 각각은 나머지 구성요소의 연산을 밀착시키지 않고 할당된 구성요소에 의해 수행될 수 있다.
특히, 열거된 연산예에서, 입출력 멀티플렉서 구성요소의 동시연산의 필요성을 위해 최소 기회가 있다. 그러나, 양호한 실시예에서, 다수의 연산은 관련된 주변 서브시스템이 그 연산의 사용에 보존된 단 하나의 제한을 갖는 실행의 여러단에 있을 수도 있다.
입출력 멀치플렉서의 연산을 기술하기 위해서, 상기 연산을 용약할 것이다. 중앙 서브시스템(3)으로 부터 주변 서브시스템(4)로의 주요 데이터와 제어신호 경로는 중앙 서브시스템 데이터 분배기(21)을 통화해서 주변 서브시스템 액세스 제어기(26)를 통과하는 것이다. 주변 서브시스템(4)로 부터 중앙 서브시스템으로서의 주요 데이터와 제어신호 경로는 주변 서브 시스템 데이터 제어기(27), 채널 서비스 프로세서(28), 중앙 서브시스템 액세스 제어기를 통과한다.
양호한 실시예에서, 제어단어 프로세서(24)가 가산되어서, 중앙 서브시스템 데이터 분배기로 부터 신호를 수신할 수 있고 신호를 채널 서비스 프로세서로 전달할 수 있다. 제어 단어 프로세서는 각 주변 서브시스템과 관련된 메모리 위치를 포함하고 연산 능력을 포함한다. 메모리 위치는 중앙서브시스템에서 발전된 정보를 기억하는데 사용되고 중앙 서브시스템에서 정상적으로 유지되어 조정된다. 양호한 실시예에서, 이중 파일은 제어단어 프로세서로 이송되고 어드레스 발전은 중앙서브시스템에서 보다는 입출력 멀티플렉서에서 수행되고 발전된 어드레스는 중앙 서브시스템이나 주변 서브시스템안에서 적당한 위치를 어드레스 하도록 사용된다. 고로, 제어단어 프로세서는 채널 서비스 프로세서 또는 주변 서브시스템 엑세스 제어기로 신호를 전달할 수 있어야만 한다. 더우기, 제어단어 프로세서의 조종능력은 채널 서비스 프로세서를 통과하는 것보다는 중앙 서브시스템 엑세스 제어기를 통해 지령을 직접 중앙 서브시스템으로 공급하도록 사용될 수 있다.
판독 레지스터와 고장 인터럽트 프로세서(23)은 중앙 서브시스템 데이터 분배기로 부터 신호를 수신하여 중앙 서브시스템 액세스 제어기 또는 주변 서브시스템 액세스 제어기에 신호를 전달한다. 레지스터와 고장프로세서(23)은 정상 연산 실행, 즉 앞서 열거한 데이터 이송형 연산을 위해 사용되지 않는 능력을 만드는 유지와 결정을 제공한다.
채널 서비스 프로세서는 신호 그룹이 제어단어 프로세서로 부터 보상되어야만 할때를 결정하는 것처럼 능력을 만드는 어떤 결정을 갖는다. 게다가, 데이터 전송의 큰 블록에 대해, 채널 서비스 프로세서는 데이터의 확실한 양이 언제 이송되어 왔는지를 결정한다.
동시 실행에서의 다수 연산과 함께 중앙 서브시스템 액세스 제어기와 주변 서브시스템 액세스 제어기상의 중복되는 요구의 가능성이 존재한다. 고로, 스위치(25)와 스위치(29)는 입출력 멀티플렉서에 가산되어 신호 그룹의 완전함이 유지되고 스위치 구성요소상의 요구가 모순된 요구를 해결하는데 보다 중요하다는 것을 확실히 한다.

Claims (5)

  1. 하나 또는 하나이상의 중앙 서브시스템(10, 12)을 복수의 주변 서브시스템(17, 19)에 연결하기 위하여 상기 중앙서브시스템과 주변 서브시스템 사이에서 정보를 전송할 수 있는 정보채널을 구비한 입출력 멀티플렉서(20)에 있어서, 상기 정보 채널이 상기 중앙 서브시스템에서 상기 주변서브 시스템으로 정보를 전송할 수 있는 제1경로 수단(21, 25, 26)과, 또한 상기 주변서브시스템에서 상기 중양서브시스템으로 정보를 정송할 수 있는 제2경로 수단(27, 29, 30)을 구비하고, 그리고 프로세서 수단(24, 28, 31)이 상기 중앙서브시스템에 관한 어드레서 정보를 기억하기 위한 기억수단(31)과, 상기 중앙서브시스템에 대한 실 어드레스 신호를 논리어드레스 신호와 상기 기억된 어드레스정보로부터 산출하기위한 제1수단(24)과, 상기 제2경로수단(27, 29, 30)을 통해 전송되는 정보에 상기 실 어드레스 신호를 병합하기 위한 제2수단(28)을 포함하는 것을 특징으로 하는 입출력 멀티플티플렉서.
  2. 적어도 하나의 중아서브시스템과 복수의 주변서브시스템을 포함하는 데이타 처리시스템에 있어서, 중앙서브 시스템과 선택된 주변서브시스템 사이에서 전송되어 상기 중앙 서브시스템과 상기 선택된 주변서브시스템 사이에서 다수의 신호군을 교환하는 데이타 신호군이 제어신호군과 상기 데이타 신호군을 포함하는데, 상기 중앙서브시스템과 상기 주변서브시스템을 결합하는 입출력장치가
    (a) 상기 입출력장치내에서 상기 신호군을 분배하기 위해 상기 중앙서브시스템으로부터 신호군을 수신하기 위한 제1입력 수단과,
    (b) 상기 제1입력수단에 결합되어 신호군을 선택된 주변 서브시스템에 전송하기 위한 제1출력수단과,
    (c) 상기 주변서브 시스템으로부터 신호군을 수신하기 위한 제2입력수단과,
    (d) 신호군을 상기 중앙서브시스템으로 전송하기 위한 제2출력수단과,
    (e) 상기 제1및 제2입력수단과 상기 제2출력 수단에 결합되고, 상기 주변서브시스템으로부터 미리 선택된 제1신호군에 응답하여 상기 중앙서브시스템으로부터 파일신호군을 기억하기 위해, 상기 파일 신호군으로부터 어드레스 신호군을 산출하고, 상기 어드레스 신호군을 미리 선택된 제2신호군에 응답하여 상기 제2입력수단으로 전송하며, 상기 어드레스 신호군이 상기 전송시 수반되는 상기 데이타 신호군의 상기 중앙서브 시스템내의 한 위치를 결정하고, 상기 제1입력 및 상기 제1출력수단이 상기 제2입력 및 상기 제2출력수단을 독립적으로 동작하게 하는 프로세서 수단을 구비한 데이타처리 시스템.
  3. 데이터 처리 시스템에 있어서, 중앙서브시스템과적어도 하나의 주변서브시스템에 동작적으로 연결되어 상기 중앙서브시스템과 선택된 주변서브시스템 사이의 신호군을 결합하는 입출력 멀티플렉서가 중앙서브시스템과 선택된 주변서브시스템 사이의 데이타 신호군을 교환하기 위해 제어신호군을 교환하는데, 상기 입출력 멀티플렉서가
    (a) 상기 입출력 멀티플렉서내에서 상기 데이타 신호군과 상기 제어신호군의 분배를 제어하기 위해 상기 중앙서브시스템으로부터 데이타 신호군 및 제어신호군을 수신하기 위한 제1수단과,
    (b) 선택된 제어신호군에 대한 어드레스 준비를 수행하고 그 제어 신호군을 기억하기 위해 상기 제1수단으로부터 데이타 신호군 및 제어신호군을 수신하고 상기 기억된 신호군이 상기 중앙서브시스템으로부터 파일신호군을 포함하며 상기 어드레스 준비가 어드레스 신호군을 제공하는 제2수단과,
    (c) 신호군을 상기 선택된 주변서브시스템에 전송하기 위해 상기 제1단으로부터 제어신호군 및 데이타 신호군을 포함하는 상기 신호군을 수신하기 위한 제3수단과,
    (d) 상기 선택된 주변서브시스템에서 상기중앙서브시스템으로 신호군을 전송하기 위해, 상기 제2수단에 동작적으로 연결되어 상기 제2수단이 상기 전송된 신호군에 대한 중앙서브시스템 위치를 결정한 상기 어드레스 신호군을 제공하고, 상기 미리 선택된 주변서브시스템에서의 상기 신호군을 각 전송과 상기 선택된 주변서브시스템으로의 신호군과 각 전송이 소정의 시퀸스로 수행되지만 이전 신호군을 독립적으로 전송하는 제4수단을 구비한 데이타처리 시스템.
  4. 데이타 처리시스템에 있어서, 중앙서브시스템과 적어도 하나의 주변서브시스템에 동작적으로 연결된 입출력 멀티플렉서가 상기 데이타 신호군의 교환을 제어하고, 중앙서브시스템과 선택된 주변서브시스템 사이의 데이타 신호군을 교환하는 방법이 제어신호군을 교환하는데, 입출력 멀티플렉서에 의해 제어되는 상기 방법이
    (a) 중앙서브시스템으로부터 연결지령을 수산하자마자 파일 신호군의 상기 중앙 서브시스템내의 어드레스 위치를 포함하는 제1연결지령 부분을 기억하고,
    (b) 제2의 연결지령부분을 주변서브시스템으로 전송하며,
    (c) 선택된 주변서브시스템으로부터 제1페치 지령을 수신 하자마자 파일 신호군의 어드레스 위치를 식별하는 제1연결지령부분을 포함하는 제1페치지령을 상기 중앙서브시스템에 전송하고,
    (d) 파일신호군을 수신하자마자 중앙서브시스템내에 파일 신호군의 실 어드레스 위치를 개발하고,
    (e) 소정의 제어신호군을 상기 선택된 주변서브시스템에 허여하며,
    (f) 상기 주변서브시스템으로부터 지령제어신호군을 수신하자마자 단계(d)에서 개발된 파일신호군의 실어드레스 위치를 포함하는 지령제어신호군을 상기 제어서브시스템에 전송하고.
    (g) 데이타 신호군의 실 어드레스위치가 개발될때까지 단계(d)내지 (f)를 반복하고,
    (h) 수신된 데이타를 전송하며, 상기 데이타가 파일 신호군에서 지정되는 정보에 따라서 전송되도록 전송되는 데이타의 탤리를 유지하는단계들로 이루어지는 데이타 처리 시스템.
  5. 제11항에 있어서, 단계(d)내지 단계(g)가
    (a) 중앙서브시스템으로부터 메일박스 신호를 수신하자마자 상기 메일박스 신호를 기억하고,
    (b) 명령데이타 제어워어드 신호의 실 어드레스 위치를 개발하고, (c) 제1릴리이스 지령제어신호를 상기 선택된 주변 서브 시스템에 허여하며,
    (d) 이동 포인터 지령제어신호를 수신하자마자 단계(b)에서 개발된 명령데이타 제어워어드 신호의 실 어드레스 위치를 가진 상기 이동 포인터 지령제어신호를 허여하고,
    (e) 중앙서브시스템으로부터 지령데이타 제어워어드 신호를 수신하자마자 데이타 제어 워어드신호의 실어드레스를 개발하고,
    (f) 제2릴리이스 지령제어신호를 상기 선택된 주변 서브시스템에 허여하며,
    (g) 선택된 주변서브시스템으로부터 리스트서비스 지령제어 신호를 수신하자마자 단계(e)에서 개발된 데이타 제어 워어드 신호의 실 어드레스를 가진 상기 리스트서비스 지령제어신호를 중앙서브시스템에 허여하고,
    (h) 중엉서브시스템으로부터 데이타 제어워어드 신호를 수신하자마자 전송시 수반된 데이타의 실 어드레스를 개발하고,
    (i) 제3릴리이스 지령제어신호를 상기 선택된 주변서브시스템에 허여하는 단계들로 이루어지는 데이타 처리시스템.
KR8201240A 1982-03-23 1982-03-23 테이터 처리 시스템을 위한 입출력 멀티플렉서 KR880000230B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR8201240A KR880000230B1 (ko) 1982-03-23 1982-03-23 테이터 처리 시스템을 위한 입출력 멀티플렉서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR8201240A KR880000230B1 (ko) 1982-03-23 1982-03-23 테이터 처리 시스템을 위한 입출력 멀티플렉서

Publications (2)

Publication Number Publication Date
KR830009524A KR830009524A (ko) 1983-12-21
KR880000230B1 true KR880000230B1 (ko) 1988-03-15

Family

ID=19224235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8201240A KR880000230B1 (ko) 1982-03-23 1982-03-23 테이터 처리 시스템을 위한 입출력 멀티플렉서

Country Status (1)

Country Link
KR (1) KR880000230B1 (ko)

Also Published As

Publication number Publication date
KR830009524A (ko) 1983-12-21

Similar Documents

Publication Publication Date Title
Enslow Jr Multiprocessor organization—A survey
US4296465A (en) Data mover
KR100701419B1 (ko) 호스트 시스템과 호스트 어댑터 사이에서 입출력 블록을자동적으로 전송하는 방법과 장치
US4991079A (en) Real-time data processing system
US4837680A (en) Controlling asynchronously operating peripherals
US4381542A (en) System for interrupt arbitration
US4701848A (en) System for effectively paralleling computer terminal devices
EP0110792A2 (en) Control arrangement for data processing system employing multiple processors
US5201040A (en) Multiprocessor system having subsystems which are loosely coupled through a random access storage and which each include a tightly coupled multiprocessor
EP0141742A2 (en) Buffer system for input/output portion of digital data processing system
CN111897751A (zh) 一种数据传输的方法、装置、设备和系统
EP0116591A1 (en) MULTIPROCESSOR SYSTEM FOR HANDLING CALLS BETWEEN PROCESSORS.
JP3200500B2 (ja) ディスク装置及びディスク制御方法
KR950008837B1 (ko) 멀티 프로세서 시스템용 제어시스템
CA1204879A (en) Universal coupling means
US5708784A (en) Dual bus computer architecture utilizing distributed arbitrators and method of using same
KR880000230B1 (ko) 테이터 처리 시스템을 위한 입출력 멀티플렉서
US5367701A (en) Partitionable data processing system maintaining access to all main storage units after being partitioned
WO1981001066A1 (en) Data processing system
US4561053A (en) Input/output multiplexer for a data processing system
Thompson et al. The D825 automatic operating and scheduling program
CA1174371A (en) Input/output multiplexer data distributor
EP0088838B1 (en) Input/output multiplexer
EP0316251B1 (en) Direct control facility for multiprocessor network
JPS58169223A (ja) デ−タ処理システムのための入出力マルチプレクサ