JPS58169223A - デ−タ処理システムのための入出力マルチプレクサ - Google Patents

デ−タ処理システムのための入出力マルチプレクサ

Info

Publication number
JPS58169223A
JPS58169223A JP4473882A JP4473882A JPS58169223A JP S58169223 A JPS58169223 A JP S58169223A JP 4473882 A JP4473882 A JP 4473882A JP 4473882 A JP4473882 A JP 4473882A JP S58169223 A JPS58169223 A JP S58169223A
Authority
JP
Japan
Prior art keywords
subsystem
signals
peripheral
input
central
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4473882A
Other languages
English (en)
Inventor
ナツト・エス・クロ−フオ−ド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull HN Information Systems Italia SpA
Bull HN Information Systems Inc
Original Assignee
Honeywell Information Systems Italia SpA
Honeywell Information Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Information Systems Italia SpA, Honeywell Information Systems Inc filed Critical Honeywell Information Systems Italia SpA
Priority to JP4473882A priority Critical patent/JPS58169223A/ja
Publication of JPS58169223A publication Critical patent/JPS58169223A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は一般的にデータ処理システム、特に中央サブシ
ステムと周辺サブシステムの結合装置に関する。
本結合装置は中央サブシステムと周辺サブシステム間の
信号群転送装置を提供する。
(先行技術の説明) 2つのサブシステム間の信号転送を伴う予定された動作
の開始に応答して、予定された動作の終了まで入出力装
置をさらに使用することを先取りして占有する中央サブ
システムと周辺サブシステムを結合する入出力装置を提
供することは公知である。
動作は典型的に多数の信号群の交換を伴うことができ、
中央サブシステムに比較して著しくおそい動作特性を有
する周辺装置を典型的に含みうろことができるため、デ
ータ処理システム全体の性能に強い影響を与えることが
できる。
2つのサブシステム間の情報の有効な流れを維(5) 持するために、いろいろな技術がそのシステムの・9−
フオーマンスを改良するように発明された。
例えば、中央サブシステムの中央処理装置の有効な動作
に必須な動作は必須塵がより少ない動作より先に実行さ
れるように、優先順位割当てがされる。、 、 同様に、動作がデータ信号群転送のように中央サブシス
テムによる要求より先に実行されることが可能で、それ
によって、関連する非動作の期間必須でない動作が実行
されることを許すことができるようにルックアヘッド技
術が実施される。
これらの技術等が実施されるので、中央処理装置の速度
は常に増加しているため、中央サブシステムおよび周辺
サブシステムを含む動作の効率を増すような要求がなさ
れる。
(本発明の目的) したがって、本発明の目的は改良されたデータ処理シス
テムを提供することにある。
本発明の他の目的はデータ処理システムの中央サブシス
テムおよび周辺サブシステムを結合する(6) 改良された装置を提供することにある。。
本発明の更に他の目的は周辺サブシステムを含む中央サ
ブシステム命令によって実行するさいの改良されたパー
フォーマンスを提供することにある。
本発明のさらに特定の目的は多数の動作の同時実行を許
す中央サブシステムと周辺サブシステムを結合する装置
を提供することにある、本発明のさらに他の特定な目的
は複数の信号群操作が独立に実行できる周辺サブシステ
ムと中央サブシステムを結合する装置を提供することに
ある。
本発明の別の特定な目的は多数の同時動作の部分の独立
な実行を許す中央サブシステムと周辺サブシステムを結
合する装置を提供することにある。、(本発明の要約) 本発明の前記および他の目的は独立の動作ができる多数
の要素を有する入出力マルチプレクサによる本発明に従
って果たされる。
入出力マルチプレクサは中央サブシステムからデータ群
の分配を制御するための中央サブシステムデータ分配器
、必要な情報を蓄積し、実アドレスを準備するだめの制
御ワードプロセッサ、周辺サブシステムから中央サブシ
ステムへの転送を制御スルチャネルサービスプロセッサ
、中央サブシステムによって要求される入出力マルチプ
レクサにおけるサービス機能を実行するだめの読出しレ
ジスタおよび故障割込みプロセッサから成る。
更に、入出力マルチプレクサの他の要素は周辺サブシス
テムとのインタフェースおよび中央サブシステムにデー
タを入力するインタフェースを備えている。
中央サブシステムと周辺サブシステム間のデータ信号の
転送動作は複数のコマンドに分割される。
動作コマンドの実行のための入出力マルチプレクサの各
構成要素の関係はコマンド実行に必要とされない入出力
マルチプレクサの構成要素とは独立している。  □。
したがって、複数の動作の種々のステージからのコマン
ドは入出力マルチプレクサにおいて同時に実行すること
ができる1゜ 優先順位は必須な情報が中央サブシステムに供給される
ことを確実にするために入出力マルチプレクサにおける
構成要素として含まれる。
本発明のこれらの特徴および他の特徴は図面と9共に下
記の説明を読むことによって理解される6、(好ましい
実施例の説明) 第1図について説明すると、典型的なデータ処理システ
ムの構成要素が示されている。
中央サブシステム3は信号操作が代表的に実行される中
央処理装置10、中央処理装置によって要求される信号
が蓄積される主メモリ12、中央処理装置への信号の転
送および中央サブシステムとデータ処理システムの残り
サブシステム間の信号の交換を制御するだめの制御イン
タフェース装置11からなる。
周辺サブシステム4は少なくとも1つの周辺サブシステ
ムおよびその周辺装置用制御装置を備えているチャネル
バスからなる。
中央サブシステムの配合から、特定の周辺サブ(9) システムはチャネルパス上のロケーションによって識別
される。
この識別は一般に周辺サブシステム数として参照される
さらに、設備は元のチャネルバスに並列により多くのチ
ャネルバスを結合することによって周辺サブシステムの
数を拡張させることができる。
その場合、特定の周辺サブシステムはチャネルパス数お
よび周辺サブシステム数によってm 別することかでき
る。
入出力マルチプレクサに関するかぎり、結合チャネルバ
スおよび周辺サブ/ステム数はアドレス識別として使用
され、多数は各ロケーションに関連するメモリ装置のロ
ケーションに関連する。
入出力マルチプレクサ20は周辺サブシステムと中央シ
ステムを結合する。
複数のチャネル・ぐスに結合することに加えて、入出力
マルチプレクサは複数の中央サブシステムに結合するた
めに適用されることができる(すなわち、複数の制御イ
ンタフェース装置を使用する(10) ことによって)。
次に第2図を説明する。入出力マルチプレクサ20の構
成要素が示されている。
中央サブシステムデータ分配器21は中央サブシステム
3に結合されており、中央サブシステムからの信号の受
信機構である。
中央サブシステムデータ分配器21はインデックス装置
22、読出しレジスタおよび故障プロセッサ23、制御
ワードプロセッサ24、スイッチ25、スクラッチパッ
ドメモリ31に結合される。
スイッチ25は周辺サブシステムアクセスコントローラ
26、読出しレジスタおよび故障割込みプロセッサ23
、制御ワードプロセッサ24に結合される。
周辺サブシステムアクセスコントローラ26は信号を周
辺サブシステム4に信号を印加する。
周辺サブシステム4は信号を周辺サブシステムデータコ
ントローラ27に印加する。
チャネルサービスプロセッサ28は周辺サブシステムデ
ータコントローラ27、制御ワードゾロセッサ24およ
びスイッチ29に結合される。
スイッチ29は制御ワードプロセッサ24、読出しレジ
スタおよび故障割込みプロセッサ23、中央サブシステ
ムアクセスコントローラ30に結合される。
中央サブシステムアクセスコントローラ30はインデッ
クス装置22に結合され、制御サブシステム3に信号を
印加する。
スクラッチパッドメモリ31は読出しレジスタおよび故
障割込みプロセッサ23、制御ワードゾロセ、す24お
よびチャネルサービスプロセッサ28に結合される。
続いて第3図を説明すると、予定された周辺サブシステ
ムからのデータの転送動作の実施例が図示されている。
この実施は入出力マルチプレクサのいろいろな構成要素
を含む多数のアクティビティおよびコマンドからなる。
入出力マルチプレクサの構成要素によって実行されるこ
れらのアクティビティは実線の箱で示されている。ただ
し、周辺サブシステムあるいは中央サブシステムによっ
て実行されるアクティビティは破線の箱で示されている
予定された周辺サブシステムに現在ある信号群の中央サ
ブシステムによる要求に応答して、中央サブシステム゛
ファイルは準備され、メモリロケーションに蓄積される
ファイルの準備が終了すると、中央サブシステムは接続
コマンド110として参照される信号群を発生する。
簡単のために、参照はコマンド名あるいは信号群識別(
すなわち、メールボックスアドレス)に関してのちほど
なされる。
これらの識別は予定されたフォーマットの信号群に関し
て行なわれるということが理解できる。
接続コマンドは中央サブシステムデータ分配器によって
受信される。
接続コマンド112の第1の構成要素は制御ワードプロ
セッサに蓄積され、第2の部分は周辺サブシステムアク
セス;ントロー226に転送され(13) る113゜ 接続コマンドの第2の構成要素は予定された周辺サブシ
ステムが予約され(すなわち、他の接続コマンドに応答
して使用されない)、フエツチメールボックスコマンド
が発生される周辺サブシステムに転送される114゜ フェッチメールyfツクスコマンドは周辺サブシステム
データコントローラを通してチャネルサービスプロセッ
サに転送される114゜ 接続コマンドの蓄積された第一の構成要素部であるメー
ルがツクスアドレスは中央ワードプロセッサから検索さ
れ116、組合わせコマンドは中央サブシステムアクセ
スロントローラを通してフェッチメールボックスコマン
ドが実行される119、中央サブシステムに転送される
118゜いま第4図を説明すると、中央サブシステムに
含まれるいろいろなファイルの要約が示されている。
ファイル61はメールボックスであり、連続するメモリ
ロケーションにおいて、中央サブシステ(14) ムによって使用される論理アドレス信号から実アドレス
信号を得るためのペース、メール状態信号群およびリス
トポインタワード信号群を含む。
予定された操作後のリストポインタワード信号群は命令
データ制御ワード信号群(IDCW)および連続するメ
モリロケーションに続くデータ制御ワード信号群(DC
W )を提供する。
適当な操作後のデータ制御ワードはデータ蓄積ロケーシ
ョンのアドレス63(すなわち、周辺サブシステムデー
タワードの第1の部分が蓄積されるアドレス)を提供す
る。
第3図をもう一度説明する。メールボックス信6号群は
中央サブシステムデータ分配器を介してメールボックス
信号が蓄積される制御ワードプロセッサに転送される1
20゜ メールデックスの内容を使用する制御ワードプロセッサ
は命令データ制御ワードの実アドレスを展開する。
アドレス展開が終了すると、リリースコマンド(1)が
発生する121゜ リリースコマンドは周辺サケシステムアクセスコントロ
ーラを介して周辺サブシステムに転送される122゜ リリースコマンド(1)に応答して周辺サブシステムは
ムーブポインタコマンドを発生する123゜ムーブポイ
ンタコマンドは周辺サブシステムデータコントローラを
通してチャネルサービスプロセッサに転送される124
゜ チャネルサービスプロセッサにおいて、実IDCWアド
レスは制御ワードゾロセッサから検索され125、組合
わせ信号群は中央サブシステムアクセスコントローラを
通して制御サブシステムに転送される127゜ データ信号に応答して、IDCWは中央サブシステムの
ファイルから検索され128、中央サブシステムデータ
分配器を介して制御ワードプロセッサに転送され129
、周辺サブシステムアクセスを通して周辺サブシステム
に転送される130゜周辺サブシステムによるIDCW
信号群の受信は予定された周辺サブシステムからのデー
タ検索の実行に必要な最後の信号群である。′ しかしながら、周辺サブシステムは直ちに検索を実行し
ない。
制御ワードプロセッサにおいて、IDCWはDCWアド
レスを展開させ1311 リリースコマンド(2)は周
辺サブシステムアクセスコントローラを通して周辺サブ
システムに引渡す133゜ DCWアドレスのアベイラビリティを示すリリースコマ
ンドを受信すると、予定された周辺サブシステムは中央
サブシステムによって要求されるデータ信号群の検索を
実行し始め134、実行と同時にリストサービスコマン
ドが発生される。
リストサービスコマンドは周辺サブシステムデータコン
トローラを介してチャネルサービスプロセッサに転送さ
れる135゜ チャネルサービスプロセッサにおいソ、展開されたDC
Wアドレスは制御ワードグロセソサから検索すれ136
、リストサービスコマンドは中央サブシステムアクセス
コントローラを介して中央サブシステム°に転送される
138゜ (17) 中央サブシステム139において、υLAW 71−’
 Vスは信号群に応答してメモリから検索される139
゜DCWアドレスは中央サブシステムデータ分配器を介
して制御ワードプロセッサに転送される140.。
制御ワードグロセッサにおいて、予定された周辺サブシ
ステムから検索されるデータが記憶される中央サブシス
テムのロケーションの実アドレスは展開される1 41
゜ アドレスの展開のうち、制御ワードプロセッサはリリー
スコマンド(3)を発生する。
リリースコマンドは周辺サブシステムアクセスコントロ
ーラ142を介して周辺サブシステムに転送される。
周辺サブシステムがリリースコマンドを受信しデータが
予定された周辺サブシステムから利用できると、データ
レディ信号が入出力マルチプレクサに発生される。デー
タレディ信号が受信されることによって、信号群を周辺
サブシステムデータコントローラを通してチャネルサー
ビスプロセッサに転送される144゜ (18) チャネルサービスプロセッサは制御ワードプロセッサか
らデータアドレスを検索される145゜データは中央サ
ブシステムアクセスコントローラを介して中央サブシス
テムに転送される147゜中央サブシステムにおいて、
信号群は適当なアドレスに記憶される148゜ 信号群が記憶されたのち、記憶されたデータ状態コマン
ドは中央サブシステムデータ分配器を介して記憶された
データ状態信号群が記憶される151周辺サブシステム
に転送され149、周辺サブシステムアクセスコントロ
ーラを通して、前記周辺′サブシステムに転送する1、
50゜データアドレスの検索145と同時に、チャネル
サービスプロセッサはターリイ終了信号を周辺サブシス
テムに発生する。周辺サブシステムは終了状態コマンド
を展開する160゜周辺サブシステムデータコントロー
ラは終了状態コマンドをチャネルサービスプロセッサに
転送する161.。
チャネルサービスプロセッサは制御ワードプロセッサ1
63から状態データを検索する162゜状態データは終
了状態コマンド部になる。
終了状態コマンドは制御サブシステムアクセスコントロ
ーラを介して中央サブシステムに転送される164゜ 中央サブシステムは終了状態コマンド部を記憶し165
、記憶データコマンドを発生する。
中央サブシステムデータ分配器は記憶データコマンドを
識別し166、リリースコマンド(4)を発生する。周
辺サブシステムアクセスコントローラはリリースコマン
ドを周辺サブシステムに転送する167゜ 周辺サブシステムはリリースコマンドを識別し168、
セット終了割込みコマンドを発生する。
セラI−終了割込みコマンドは周辺サブシステムデータ
コントローラを介してチャネルサービスプロセッサに転
送される169゜ チャネルサービスプロセッサは制御ワーpプロセ、すか
らメールボックス状態アドレスを得る170゜ 中央サブシステムアクセスコントローラはセラI・終了
割込みを中央サブシステムに転送する171゜中央サブ
システムはメールボックス状態ワードを検索する172
o次に、メールボックス状態ワードは中央サブシステム
データ分配器を介して制御ワードプロセッサに転送され
る。
制御ワードプロセッサはメールがックス状態ワードを検
査し、リストアコマンドを中央サブシステムに発生する
中央サブシステムはメールボックス状態ワードをリスト
アし176、メールボックス状態ワード状態コマンドを
発生する。
中央サブシステムデータ分配器はメールボックス状態ワ
ード状態を識別し177、リリースコマンド(5)を発
生する。
リリースコマンドは周辺サブシステムを介して周辺サブ
システムに転送される178゜リリースコマンドに応答
して予定された周辺サブシステムは他の動作のためにい
ま使用可能である179゜ (好ましい実施例の動作) (21) 前記の動作例の実行は独立に動作する入出力マルチプレ
クサの構成要素によって行なわれる。
動作ステップの各々は残シの構成要素の動作に影響を与
えないで割り当てられた構成要素によって実行すること
ができる1゜ 特に、前記の動作例において、入出力マルチプレクサの
構成要素の同時作動の必要性のための最低の機会がある
しかし々から、好ましい実施例において、多数の動作は
動作中関連する周辺サブシステムがその動作に使用する
ために予約されるという唯一の制限を有するいろいろな
実行ステ、プにある。
入出力マルチプレクサの動作を説明するために、前記の
動作が要約される。
中央サブシステム3から周辺サブシステム4への主デー
タおよび制御信号路は中央サブシステムデータ分配器2
1および周辺サブシステムアクセスコンI・ロー226
を通る。
周辺サブシステム4から中央サブシステムへの主データ
および制御信号路は周辺サブシステムデ(22) −タコントローラ27、チャネルサービスゾロセッサ2
8、中央サブシステムアクセスコントローラを通る。
好ましい実施例において、中央サブシステムデータ分配
器から信号を受信することができ、信号をチャネルサー
ビスゾロセ、すに引渡すととができる制御ワードプロセ
ッサ24が加えられる。
制御ワードプロセッサは各周辺サブシステムに関連する
メモリロケーションおよび演算機能を含む。メモリロケ
ーションは中央サブシステムに展開された情報を記憶す
るために使用され、通常中央サブシステムに保持され、
操作される。
好ましい実施例において、複製ファイルは制御ワードプ
ロセッサに転送され、アドレス展開は中央サブシステム
においてよりむしろ入出力マルチプレクサにおいて実行
される。
展開されたアドレスは中央サツシステムかあるいは周辺
サブシステムかのいづれかにおける適当なロケーション
にアドレス指定するために使用される。
したがって、制御ワードプロセッサは信号をチャネルサ
ービスプロセッサかあるいは周辺サブシステムアクセス
コントローラに引渡すことができなければならない。
加えて、制御ワードプロセッサの操作機能はチャネルサ
ービスプロセッサを通してよりtrLろ中央サブシステ
ムコントローラを介して中央サブシステムに直接にコマ
ンドを提供するために使用することができる。
読出しレジスタおよび故障割込みプロセッサ23は中央
サブシステムデータ分配器から信号を受信し、中央サブ
システムアクセスコントローラあるいは周辺サブシステ
ムアクセスコントローラに信号を引渡す。
レジスタおよび故障プロセッサ23は正確な保守および
通常の操作実行、すなわち前記のデータ転送タイプ動作
において使用されない意思決定機能を提供する。
信号群は制御ワードプロセッサから検索されるべきであ
るときを決定するような正確な意思決定機能をチャネル
サービスプロセッサが有する。
更に、正しいデータ量が転送されると、チャネルサービ
スプロセッサがデータの大ブロツク転送を決定する。
明らかなように、同時実行の多数の動作と共に中央サブ
システムアクセスコントローラおよび周辺サブシステム
アクセスコントローラに対する重複する要求の可能性が
ある。
したがって、スイッチ25およびスイッチ29が信号群
の保全が維持され、スイッチ構成要素に対する要求が衝
突要求を解決するために優先順位をつけられるようにす
ることを確実にするために入出力マルチプレクサに加え
られる。
前記の説明は好ましい実施例の動作を説明するだめのも
のであって本発明の範囲を限定するものでない。本発明
の範囲は特許請求の範囲によってだけ限定される。前記
、の説明から、多くの変更は本発明の精神および範囲に
よってさらに取巻かれるであろう当業者にとって明らか
になるであろう、。
(25)
【図面の簡単な説明】
第1図は典型的なデータ処理システムの概略ブロック図
である。 第2図は本発明による入出力マルチプレクサの概略ブロ
ック図である。− 第3図は予定された周辺サブシステムから中央サブシス
テムへのデータ転送動作の流れ図である。 第4図はデータ転送動作のために必要とされる中央サブ
システムに蓄積されるファイルの概略図である。 3・・・中央サブシステム、4・・・周辺サブシステム
、10・・・中央処理装置、11・・・制御インタフェ
ース装置、12・・・主メモリ、2Q・・・入出力マル
チプレクサ、21・・・中央サブシステム分配器、22
・・・インデックス装置、23・・・読出しおよび故障
割込プロセッサ、24・・・制御ワードプロセッサ、2
5・・・スイッチ、26・・・周辺サブシステムアクセ
スコントローラ、27・・・周辺′サブシステムデータ
コントローラ、28・・・チャネルサービスプロセッサ
、29・・・スイッチ、30・・・中央す゛プシステム
アクセ(26) スコントローラ。 特許出願人  ハネウェル・インフォメーション・シス
テムズ・インコーホレーテッド (27) 5−〒cIawf r”’r’−’−コーT−□−2′:I八FIG+l 

Claims (7)

    【特許請求の範囲】
  1. (1)  中央サブシステムからデータ信号群を受信し
    、入出力マルチプレクサにデータ信号群の分配を制御す
    る第1の手段、該第1の手段からデータ信号を受信しア
    ドレス準備および信号群発生の予定のための装置を含む
    第2の手段、該第−1の手段および該第2の手段から信
    号群を受信し、前記信号群を予定された周辺サツシステ
    ムに引渡す離°3の手段、該予定された周辺サブシステ
    ムから該中央サブシステムに信号群を転送し、第一2 
    t)手段に結合される第4の手段、とから構成される中
    央サブシステムと周辺サブシステムを結合する入出゛カ
    マ”ルチプレクサにおいて、該第2の手段が該転送信号
    群のために中央サブシステム−ケージ、″ン會提供する
    ことができることを特徴とするデーI処現Vステムにお
    叶る入出カマ゛ル′チゾレタナ。
  2. (2)予定された第1の手段に応答して、該第2の手段
    が予定された中央サブシステムの作動の結果生じる信号
    群を提供することができることを特徴とする特徴請求の
    範囲第(1)項記載の入出力マルチプレクサ。
  3. (3)  多数の動作を伴うアクティビティが同時に起
    ることが可能であることを特徴とする特許請求の範囲第
    (1)項記載の入出力マルチプレクサ。
  4. (4)  中央サブシステムから周辺サブシステムに信
    号を転送するための第1の手段、該周辺サブシステムか
    ら該中央サブシステムに信号を転送するための第2の手
    段、該中央サブシステムで展開されるファイルを蓄積し
    、実アドレス信号群を提供するために制御サブシステム
    から蓄積されたファイルおよび論理アドレス信号群を使
    用する第1のゾロセ、す手段、とから構成される少なく
    とも1つのサブシステムと複数の周辺サブシステムを結
    合する入出力マルチプレクサにおいて、該第2の伝送手
    段は第2のゾロセ、す手段を含み、該第2のプロセッサ
    手段は1つの周辺サブシステムからの1つの予定された
    信号群に応答して該第1のプロセッサ手段から1つの実
    アドレス信号群を得るように採用することを特徴とする
    データ処理システムにおける入出力マルチプレクサ。
  5. (5)前記第1および第2の伝送手段と前記第1および
    第2のプロセッサ手段は関連する周辺サブシステムに関
    連するアクティビティを各々同時に実行できることを特
    徴とする特許請求の範囲第(4)項記載の入出力マルチ
    プレクサ。
  6. (6)  前記第1のプロセッサ手段はあらかじめ確立
    した信号群を提供することができ、前記第2の伝送手段
    はあらかじめ確立した信号群を前記中央サブシステムに
    転送することを特徴とする特許請求の範囲第(5)項記
    載の入出力マルチプレクサ。
  7. (7)少なくとも1つの中央サブシステムおよび複数の
    周辺サブシステムを含むデータ処理システムにおいて、
    該中央サブシステムから入力信号を受信するための第1
    の入力手段、該周辺サブシステムに信号を伝送するため
    の該第1の入力手段に結合される第1の出力手段、該周
    辺サブシステムから信号を受信するための第2の入力手
    段、該中央サブシステムに信号を転送するだめの第2の
    出力手段、該第1の入力手段と該第2の出力手段に結合
    され、第1のプロセッサ手段に蓄積された論理アドレス
    信号および中央サブシステム信号から実アドレス信号を
    発生し、該第1の入力手段におけるあらかじめ確立され
    た信号に応答して前記第2の入力手段にあらかじめ確立
    された信号群を引渡し、該第1の入力手段は該第1のゾ
    ロセ、す手段および該第1の入力手段に信号群を引渡す
    ための装置を有している第1のプロセッサ手段、該第2
    の入力手段、該第2の出力手段および該第1のプロセッ
    サ手段に結合され、該第1のプロセッサ手段から該実ア
    ドレス信号を受信するだめの装置を含む第2のゾロセ、
    す手段、とから構成され、該中央サブシステムと選択周
    辺サブシステム間の信号群の転送動作は該中央サブシス
    テムおよび該周辺サブシステムを結合する多数のシソ作
    動装置の結果であることを特徴とする少なくとも1つの
    中央サブシステムおよび複数の周辺ソブンステムを含む
    デ−タ処理システム。
JP4473882A 1982-03-23 1982-03-23 デ−タ処理システムのための入出力マルチプレクサ Pending JPS58169223A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4473882A JPS58169223A (ja) 1982-03-23 1982-03-23 デ−タ処理システムのための入出力マルチプレクサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4473882A JPS58169223A (ja) 1982-03-23 1982-03-23 デ−タ処理システムのための入出力マルチプレクサ

Publications (1)

Publication Number Publication Date
JPS58169223A true JPS58169223A (ja) 1983-10-05

Family

ID=12699781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4473882A Pending JPS58169223A (ja) 1982-03-23 1982-03-23 デ−タ処理システムのための入出力マルチプレクサ

Country Status (1)

Country Link
JP (1) JPS58169223A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5427751A (en) * 1977-08-03 1979-03-02 Fujitsu Ltd Dynamic address converter for channel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5427751A (en) * 1977-08-03 1979-03-02 Fujitsu Ltd Dynamic address converter for channel

Similar Documents

Publication Publication Date Title
EP0116591B1 (en) Multiprocessor system for handling interprocessor calls
US5301279A (en) Apparatus for conditioning priority arbitration
JP2977688B2 (ja) マルチプロセッシング装置、方法、及びこれらに使用するプロセッサ
KR910005997B1 (ko) 데이타 처리장치에 있어서 오퍼레이팅 시스템 슈퍼바이저 방법 및 장치
JP3612339B2 (ja) データ処理方法および装置
EP0261029A2 (en) Cache invalidate protocol for digital data processing system
JPS63113648A (ja) キャッシュ記憶待ち行列
JPH09325944A (ja) I/oデバイス及び多重メモリ装置間のリファレンスによるコンピュータシステムデータi/o
JPH09288654A (ja) 多重データソース及びシンク間のリファレンスによるコンピュータシステムデータi/o
KR100316190B1 (ko) 로컬 메모리에서 패킷화된 동작 정보의 기억을 통한 입출력 성능을 증가시키기 위한 시스템
US5999969A (en) Interrupt handling system for message transfers in network having mixed hardware and software emulated modules
US4561053A (en) Input/output multiplexer for a data processing system
US5134698A (en) Data processing system having a storage controller for transferring an arbitrary amount of data at an arbitrary address boundary between storages
JPS58169223A (ja) デ−タ処理システムのための入出力マルチプレクサ
JPS6215899B2 (ja)
US5794240A (en) Multi-threaded sorting system for a data processing system
JPH08106443A (ja) データ処理システム及び並列コンピュータ
JPH08153059A (ja) 記憶装置制御システム
JPS6148745B2 (ja)
CA1174371A (en) Input/output multiplexer data distributor
JPH04288638A (ja) コンピュータシステム
EP0088838B1 (en) Input/output multiplexer
US5842003A (en) Auxiliary message arbitrator for digital message transfer system in network of hardware modules
KR880000230B1 (ko) 테이터 처리 시스템을 위한 입출력 멀티플렉서
JPH02310649A (ja) 受信フレーム転送方式および通信制御装置