JPS592179B2 - 電気的部材の製造方法 - Google Patents

電気的部材の製造方法

Info

Publication number
JPS592179B2
JPS592179B2 JP50026333A JP2633375A JPS592179B2 JP S592179 B2 JPS592179 B2 JP S592179B2 JP 50026333 A JP50026333 A JP 50026333A JP 2633375 A JP2633375 A JP 2633375A JP S592179 B2 JPS592179 B2 JP S592179B2
Authority
JP
Japan
Prior art keywords
conductive
adhesive
present
liquid crystal
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50026333A
Other languages
English (en)
Other versions
JPS51100679A (ja
Inventor
淑夫 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suwa Seikosha KK
Original Assignee
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suwa Seikosha KK filed Critical Suwa Seikosha KK
Priority to JP50026333A priority Critical patent/JPS592179B2/ja
Publication of JPS51100679A publication Critical patent/JPS51100679A/ja
Publication of JPS592179B2 publication Critical patent/JPS592179B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Description

【発明の詳細な説明】 本発明は、導電性に異方性を持たせることのできる接着
剤を用いて、ダイオード、トランジスタ、IC等の電子
部品を始めとし、液晶表示体パネル、発光ダイオード、
エレクトロクロミックパネル等より必要とする他部へ接
着方式により電気的な接続をする方式に関するものであ
る。
さらに詳しくは、銅、ニッケル、銀、金などの金属微粒
子を接着剤中に分散させ、該金属粒子の含有量、形状、
大きさ、分布状態、さらには接着剤層の厚みをコントロ
ールし電気的接続をとろうとする部分に必要に応じて圧
力を加えて接着剤層の厚み方向には導電性を有し、面方
向には絶縁性を保持するようにした導電性が異方的であ
る接着剤を用いて電気的な接続をとる方式に関するもの
である。
本発明の特徴は、1つは分散させる導電粒子や接着剤を
任意に選ぷことにより、接着導電層を薄くすることも坪
くすることも可能であり、この結果、特に薄くすること
により導電異方性の効果は著るしく顕著になる。
即ち、IC等の細密半導体パターンにおける電気的導通
と絶縁の分離がきわめて効果的に行えるものである。ま
た、本発明は接着により導電異方性の効果が生じるもの
であるため、導通をとつた後、他の押えなり、支持は必
要ない。したがつて、一度接着により固定された導電異
方性接着剤層は経時変化に対してきわめて堅牢である。
即ち、別な言い方をすれば、固定と電気的接続の2工程
を1工程に簡単化しているものである。さらに別な特徴
は、スクリーン印刷化が可能であるという点である。即
ち、他部との電気的接続をするには、本発明による導電
異方性接着剤を印刷や塗布して接着するだけで可能であ
る。また接着による導通であるため、被導電体の表面の
凹凸が多少存在しても、本質的には導電異方性の機能を
損うことはない。従来の導電性を有する有機材料として
は、導電塗料、導電性エラストマーがあるが、いずれも
電気的な導電性は等方的であつた。
これに対して、本発明に係る導電異方性接着剤は、接着
方式により形成された接着剤層が導電性に関して異方的
であることが特徴であり、前述したように、断面の形状
が凹凸があり、又その形状が複雑である品物同志を電気
的に結合させる場合にも都合がよい。又、接着剤である
から、電気的に結合すると同時に、合体させて有機結合
体として、その機能を増大させる箇所に用いると効果が
あり、さらに両者を合体したのち、接着層よりあふれ出
た余分な接着剤はそのまま周囲の保護剤として使用され
るという効果もある。また本発明の対象とする物体は乾
燥されない初期状態にあつては液状であることから、こ
の物体を例えば刷毛のようなもので必要な部分に塗りつ
けたり、任意形状の複雑なパターンマスクを用いて模様
の通りに転写させ、その模様に導電性の性質をもたせる
ことができる。本発明を具体的に図面を用いて説明する
と、即ち、第1図に示すように、互いに電気的に導気的
に導通させる必要のある電気的部材1,2間に本発明に
係わる導電異方性を持ちうる接着剤を用いて加圧接着方
式により接着剤層3を形成し、基板1,2のある部分A
,B,C,Dを想定すると、A−+B,C−+D1方向
は導通するがA−+C,B→DおよびA−+D,C−+
B方向は絶縁されるという性質を持たせることが可能で
ある。導電異方性を持ちうる接着剤は、絶縁性を有する
エポキシ系、シリコン系等の各種接着剤に、導電性を有
する貴金属粒子、重金属粒子、軽金属粒子単体あるいは
合金、さらにはメツキ粒子などを分散させ、含有量、形
状、大きさ、分散状態、厚み接着方法などを適当にコン
トロールすることにより得られる。導電異方性接着剤の
導電機構は、基本的には導電粒子間の接触にあると解釈
され、分散媒中に於ける導電粒子はその分散の不均一性
、クラスターを形成する粒子の密集効果、さらには接着
界面近傍への凝集効果などにより導電領域の無数の島が
出来るものと推定される。z第2図1および2は、本発
明に係る導電異方性接着剤の導通の原理を説明する簡単
な模型図である。
4,5は、それぞれ導通をとるべき基板であり、6は接
着方式により形成された接着剤層、7,rは導電性粒子
を表わす。
第2図2は、粒子7/のサイズが接着剤層゛6の厚みに
ほぼ等しいもので、導通接触のとり方としては単純であ
るが、点接触は接触抵抗が一般に大きいので、第2図1
のような複数個の導電粒子7による導通接触をとる方が
良い。このように絶縁性接着剤に導電性粒子を分散させ
た組成物の導電特性を調べると、一般に第3図のように
なる。即ち、横軸に導電粒子と絶縁性接着剤との比率V
mをとり、縦軸に導電率σをとると、導電粒子の比率が
ある値K点以下になると導電性が著るしく低くなり、K
点以上では、良好な導電性が生じるようになる。ここで
、K点近傍及びそれ以下の低い導電率を有する組成の接
着剤を厚みのコントロール、粒子径および接着方法を適
当に選んでやることにより、厚み方向には導電性を有し
ながら横方向には絶縁性を持つ特性が得られる。本発明
は、このように接着方式によつて得られる導電異方性接
着剤を用いて電気的に接続する単純で確実かつ、きわめ
て安価な画期的な方法を提供するものであり、トランジ
スタ、ダイオード、ICチツプ等の半導体チツプを初め
とし、液晶表示パネル、エレクトロクロミツクパネル、
LED、ニキシ一管、デシトロン等の表示素子、電卓用
キーボード、さらには電子ウオツチ、電子式卓上計算機
、計測器、電算機、電話交換器等の電気的な接続を必要
とする、あらゆるところに使用される。
本発明の有効な応用の一つにICを含む半導体素子のリ
ードの取出しがある。現在、ICを含む半導体素子の製
造数量は膨大なものであり、大量生産によるコストダウ
ンも著るしいものであるが、例えば、IC製品コスト構
成を見るとIC等の半導体チツプ価格に対して、チツプ
のパツドからワイヤボンデイング等でリード端子をとり
出す作業に相当のコストがかかつている。そのため、I
C関係の分野では、ICのコストを下げるために、この
ワイヤボンデイング方式を他の効率的な方式に切替える
ことが真剣に検討されている。その結果、一部ではIC
チツプパツドからのリードの取出しを全パツド同時に行
なおうとするフエースボンデイング方式等が採用されて
いる。しかし現実にはハンダバンプの量や加熱温度、圧
力等のコントロールが難しく、信頼性が確立していず、
まだ高価になつている。したがつてパツド数の少ないチ
ツプに一部利用されているにすぎない。本発明による方
式では、上記問題を一掃し、大幅なコストダウンが可能
である。
第4図は、本発明によるICのボンデング説明図である
ICチツプ8と、あらかじめ基板11上にエツチング等
でICチツプのパツドに対応したリード層10、および
この間に本発明に係わる導電異方性を持ちうる接着剤層
9を配置し、次いでb図のように接着剤層9を介して圧
着接続し、ICチツプ8のパツドより必要部分の導通を
導電リード層10にとることができる。この時、同時に
接着層9によりICチツプ8は基板11に固着される。
また、ICチツプ8のパツド部分12を凸状に形成した
場合、本発明の導電異方性効果はさらに増大し、信頼性
も著るしく高まる。第5図は、第4図の立体斜視図であ
る。
基板15の上に所定パターンの導電リード層14を形成
し、本発明に係わる導電異方性接着剤層13を介してI
Cチツプ16を接着する。この場合においても、Cチツ
プのパツド17を下部の導電リード層の位置合わせのみ
を行なうだけで所定の電気的接続をとることが可能であ
る。また、別な応用例として、液晶表示パネルからの電
気的接続がある。
,第6図はその模型図である。
22,23は液晶表示パネルの上下電極基板であり、1
8は液晶電極の透明導電膜によるリード端子である。
19は電気的導通をとるべき基板であり、20は回路基
板上の導電接点である。
このような液晶パネルと基板の間に、本発明に係わる導
電異方性を持ちうる接着剤層21が配置される。導電異
方性接着剤層21は図における説明上、中間に位置して
いるが、実際の作業においては基板19又は液晶パネル
の電極端子に印刷、塗布等で形成される。第6図のよう
な接続方式では、下部電極基板23が突出しているため
に回路基板19と接触させる場合、不都合となるので、
第7図のように回路基板25の中央部に中抜き部26を
設けることが有効である。第7図において、29,30
は液晶表示用上下電極基板ガラスであり、24はメタラ
イズした透明電極リード端子である。
25は回路基板、26は中抜き部、27は回路基板上の
導通接点部、28は本発明に係わる導電異方性を持ちう
る接着剤層である。
このように、本発明による電気的接続方式を液晶表示パ
ネルに適用すると、これまで1本ずつ独立してリード端
チをとり出す必要があつた接続方式を、きわめて単純に
導電異方性接着剤を塗布又はスクリーン印刷し、圧接し
て接着するのみで、必要とする電気的導通を個別に取り
出すことが可能となる。
さらに、塗布する接着剤を導通接着に必要な量よりも意
識的に厚くした次のような使い方も可能である。
即ち、多量の接着剤は圧接されると、ちようど液晶表示
パネルを第8図に示すように、周囲をモールドする形と
なり、液晶表示体の保護にも非常に効果的である。第8
図において、33,34は液晶表示用電極基板ガラス、
31は回路基板、32は圧接された導電異方性接着剤を
表わす。
さらに本発明による電気的接続方式を用いると、半導体
1C、薄膜IC、超小型能動素子、超小型受動素子、薄
膜素子、厚膜素子、その他薄膜および厚膜配線等からな
不回路系の結線、・・イブリツド化がきわめて容易に行
なえる。これは上記電気素子のアナログ式、デジタル式
を問わず、電子式のウオツチや、電子式卓上計算機への
応用がきわめて容易になり、4これまで複雑な微小電気
的配線のため困難とされていた分野への適用も可能とな
る。
第9図は、・・イブリツド化した配線の状態を示した一
例であり、これらはいずれも素子の張付け接着のみで配
線が可能である。
厚膜あるいは薄膜による抵抗、コンデンサ、能動素子等
35、さらにはリード配線36を基板37上に形成した
後、基板37全面を本発明に係わる導電異方性接着剤層
38で被い、しかる後、受動素子、能動素子、半導体1
C等の外付部品39を接着固定するものである。第10
図は、液晶表示パネル上に該表示パネル駆動用のICチ
ツプを一体化した時計用モジユールの例である。
液晶表示用上下電極基板ガラス41,40のどちらか−
方の基板上に必要なセグメントパターン42よりリード
線43を該当するICチツプ44のパツド間隔に合わせ
て配置すれば、個々のパツドから1本ずつワイヤボンデ
ングするわずられしさがなく、本発明による導電異方性
接着方式により、容易に接着導通をとることができる。
第11図は、液晶表示パネルに回路部分をすべて取り付
けた電子式卓上計算機のモジユールである。
即ち、液晶表示用電極ガラス基板45上に該電子式卓上
計算機の駆動に必要なすべての回路素子48を本発明に
よる導電異方性接着剤を用いて導通取付けしたものであ
る。いずれの場合も、基板上の配線49を厚膜、薄膜等
で形成した後、回路素子のチツプを位置合わせして、本
発明による接着により容易に作成できる。以上、本発明
の導電異方性を持たせた接着剤による電気的接続方式に
ついて具体的な応用例をあげて説明したが、この他に、
前記したようにダイオード、トランジスタ等の電子部品
の電気的接続から始まり、電卓、電子ウオツチ、電算機
等にも幅広く応用が可能である。
なお、本発明による方式の実際の適用に当つては、接着
剤の硬化過程に圧力を加えたり、また超音波を併用した
りすることが重要な特性改良につながるものである。
【図面の簡単な説明】
第1図は、本発明に係わる現象説明図である。 1,2・・・・・・導通させる必要のある電気的部材、
3・・・・・・本発明に係わる導電異方性接着剤。 第2図1,2は、本発明に係わる導電異方性接着の原理
図である。4,5・・・・・・導通をとるべき基板、6
・・・・・・接着剤層、7,7/・・・・・・導電性粒
子群と粒子。 第3図は、導電性粒子と母体接着剤の比率対導電率の関
係を示したグラフである。 第4図A,bは、本発明による応用例の模型図である。 8・・・・・・半導体チツプ、9・・・・・・本発明に
係わる接着剤、10・・・・・・導通をとるべきリード
端子、11・・・・・・回路基板、12・・・・・・半
導体チツプ上のパツド。 b図は接着した状態の図であり、9は圧接された導電異
方性接着剤層を示す。第5図は、本発明による接着方式
をICチツプのボンデイングに応用した説明図である。 16・・・ICチツプ、13・・・・・・本発明に係わ
る導電異方性接着剤層、14・・・・・・エツチング等
で形成したリード線、15・・・・・・回路基板、17
・・・・・・ICチツプ上のパツド。 第6図は本発明による接着方式を液晶表示パネルに応用
した説明図である。 22,23・・・・・・液晶表示用上下電極ガラス基板
、18・・・・・・透明導電リード端子、19・・・・
・・回路基板、20・・・・・・回路基板上のリード線
、21・・・・・・本発明に係わる導電異方性接着剤層
。 第7図は第6図の改良断面図である。 29,30・・・・・・液晶表示用上下電極ガラス基板
、24・・・・・メタライズした透明導電リード端子、
25・・・・・・回路基板、26・・・・・・中抜き、
27・・・・・・回路基板上のリード線、28・・・・
・・本発明に係わる導電異方性接着剤。 第8図は本発明の一応用例の副次効果の説明図である。 33,34・・・・・・液晶表示用電極基板ガラス、3
1・・・・・・中抜きした回転基板、32・・・・・・
本発明に係わる導電異方性接着剤が圧接されモールドし
た状態。 第9図は本発明によるハイブリツド配線の一実施例であ
る。 35・・・・・・厚膜あるいは薄膜による抵抗、コンデ
ンサ、能動素子等、36・・・・・・リード配線、37
・・・・・・基板、38・・・・・・本発明に係わる導
電異方性接着剤層、39・・・・・・受動素子、能動素
子、半導体1C等。 第10図は液晶表示パネルと半導体チツプとを一体化し
た時計の例である。 40,41・・・・・・液晶表示パネル用上下電極基板
ガラス、42・・・・・・セグメントパターン、43・
・・・・・リード線、44・・・・・・ICチツプ。 第11図は、液晶表示パネルに回路素子をすべて取付け
た電子式卓上計算機の例である。 45,46・・・・・・液晶表示パネル用上下電極基板
ガラス、47・・・・・・表示セグメント、48・・・
・・・回路素子群、49・・・・・・配線。

Claims (1)

    【特許請求の範囲】
  1. 1 互いに電気的に導通させる必要のある複数の電気的
    部材間に、絶縁性を有する接着剤中に導電性を有する微
    粒子を混入、分散させてなる厚み方向には導電性を有し
    面方向には絶縁性を有する導電異方性接着剤を印刷、塗
    布により介在させ、前記電気的部材により前記導電異方
    性接着剤を加圧し、該接着剤が前記電気部材の周囲をモ
    ールドするよう盛り上がつた状態で接着して固定すると
    同時に前記電気的部材間を電気的に導通させることを特
    徴とする電気的部材の製造方法。
JP50026333A 1975-03-03 1975-03-03 電気的部材の製造方法 Expired JPS592179B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50026333A JPS592179B2 (ja) 1975-03-03 1975-03-03 電気的部材の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50026333A JPS592179B2 (ja) 1975-03-03 1975-03-03 電気的部材の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP22750984A Division JPS60191228A (ja) 1984-10-29 1984-10-29 表示装置の接続構造
JP22751084A Division JPS60180132A (ja) 1984-10-29 1984-10-29 半導体チツプの接続構造

Publications (2)

Publication Number Publication Date
JPS51100679A JPS51100679A (ja) 1976-09-06
JPS592179B2 true JPS592179B2 (ja) 1984-01-17

Family

ID=12190490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50026333A Expired JPS592179B2 (ja) 1975-03-03 1975-03-03 電気的部材の製造方法

Country Status (1)

Country Link
JP (1) JPS592179B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63106175U (ja) * 1986-12-26 1988-07-08

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5940999Y2 (ja) * 1979-09-29 1984-11-24 日立工機株式会社 ホイルガ−ドの取付機構
JPS5693337A (en) * 1979-12-26 1981-07-28 Fujitsu Ltd Semiconductor device
JPS5815243A (ja) * 1981-07-20 1983-01-28 Seiko Epson Corp 半導体集積回路の実装構造
JPS6090864U (ja) * 1983-11-28 1985-06-21 日立化成工業株式会社 透明導電異方性接着フイルム付回路板
JPS60262430A (ja) * 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6144494A (ja) * 1984-08-09 1986-03-04 ソニー株式会社 電気的接続体
JPS6144836U (ja) * 1984-08-24 1986-03-25 シャープ株式会社 半導体装置
JPS60191228A (ja) * 1984-10-29 1985-09-28 Seiko Epson Corp 表示装置の接続構造
JPS61123990A (ja) * 1984-11-05 1986-06-11 Casio Comput Co Ltd Icカ−ド
JPH081768B2 (ja) * 1985-02-13 1996-01-10 富士ゼロックス株式会社 異方導電性フィルム、これを用いた半導体装置およびその製造方法
JPH0812352B2 (ja) * 1985-03-20 1996-02-07 松下電器産業株式会社 液晶表示装置
JPS6268126U (ja) * 1985-10-17 1987-04-28
JPS62244143A (ja) * 1986-04-16 1987-10-24 Matsushita Electric Ind Co Ltd 半導体素子の電気的接続方法
JPS62244142A (ja) * 1986-04-16 1987-10-24 Matsushita Electric Ind Co Ltd 半導体素子の電気的接続方法
JPS6354737A (ja) * 1986-08-25 1988-03-09 Nec Corp 集積回路チツプの実装方法
JPH0787200B2 (ja) * 1987-04-07 1995-09-20 松下電器産業株式会社 半導体チツプの実装方法
TW406207B (en) * 1994-09-30 2000-09-21 Nippon Electric Co A method to manufacture an anisotropic conductive film used in liquid crystal display means and a method to meanufacture a liquid crystal panel
JP6079284B2 (ja) * 2013-02-08 2017-02-15 株式会社島津製作所 放射線検出器および放射線検出器の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63106175U (ja) * 1986-12-26 1988-07-08

Also Published As

Publication number Publication date
JPS51100679A (ja) 1976-09-06

Similar Documents

Publication Publication Date Title
JPS592179B2 (ja) 電気的部材の製造方法
JPH09152621A (ja) 液晶表示装置およびその製造方法
JPH0454931B2 (ja)
KR0162531B1 (ko) 액정표시장치에 사용되는 이방성 도전막의 제조방법
JP2598030B2 (ja) 液晶表示装置
JP2602237B2 (ja) 液晶表示装置
JPH0750726B2 (ja) 半導体チップの実装体
JPH0628121B2 (ja) 異方導電フイルム
JPS63122133A (ja) 半導体チツプの電気的接続方法
JPS6386322A (ja) 導電異方性接着剤シ−ト
JPH10199930A (ja) 電子部品の接続構造および接続方法
TW550714B (en) Bonding material, semiconductor device, method of manufacturing semiconductor device, circuit board and electronic device
JPS60180132A (ja) 半導体チツプの接続構造
JPS6127902B2 (ja)
JPH012331A (ja) 半導体装置の製造方法
JPH10261852A (ja) ヒートシールコネクタとフレキシブル配線板
JPS62285432A (ja) 電気的接続材料のマイクロ形成方法
JP2669352B2 (ja) 液晶表示装置
JPH0634992A (ja) 半導体集積回路装置の接続方法
JPH0744202B2 (ja) チップ実装方法
JP2511909B2 (ja) 電気的接続材料のマイクロ形成方法
JPS62161187A (ja) 液晶表示装置
JP2882394B2 (ja) 液晶表示装置
JPH0613432A (ja) 半導体集積回路装置の接続方法
JPH0512712B2 (ja)