JPS592122A - 入出力制御方式 - Google Patents
入出力制御方式Info
- Publication number
- JPS592122A JPS592122A JP11191882A JP11191882A JPS592122A JP S592122 A JPS592122 A JP S592122A JP 11191882 A JP11191882 A JP 11191882A JP 11191882 A JP11191882 A JP 11191882A JP S592122 A JPS592122 A JP S592122A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output device
- signal line
- channel
- svo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は情報処理装置における入出力インタフェースの
制御方式に関し、コマンド・チェイン指示の撤回を可能
にするものである（ 〔発明の従来技術〕 チャネル装置と複数の入出力装置と拡いわゆるＩ１０イ
ンタフェースによシ接続され、チャネル装置のマルチプ
レクス機能によｐ１見かけ上複数の入出力装置が並行動
作可能とされる。つまり、種々の転送データの各部分が
、異なった入出力装置から、あるいは入出力装置へ、イ
ンタフェース上で時分割的に転送される０インタフエー
スには第１図に示すような制御信号線、データ・パス線
があシ、インタ四ツク方式で信号のオン／オフが制御さ
れる。各制御線の意味は以下のとうりである０ ＢＵＳ−ＯＵＴ（バスアウト）： チャネル装置から
入出力装置 への情報転送用 パス。
制御方式に関し、コマンド・チェイン指示の撤回を可能
にするものである（ 〔発明の従来技術〕 チャネル装置と複数の入出力装置と拡いわゆるＩ１０イ
ンタフェースによシ接続され、チャネル装置のマルチプ
レクス機能によｐ１見かけ上複数の入出力装置が並行動
作可能とされる。つまり、種々の転送データの各部分が
、異なった入出力装置から、あるいは入出力装置へ、イ
ンタフェース上で時分割的に転送される０インタフエー
スには第１図に示すような制御信号線、データ・パス線
があシ、インタ四ツク方式で信号のオン／オフが制御さ
れる。各制御線の意味は以下のとうりである０ ＢＵＳ−ＯＵＴ（バスアウト）： チャネル装置から
入出力装置 への情報転送用 パス。
ＢＵＳ−ＩＮ （バスイン） ： 入出力装置からチ
ャネル装置 ヘの情報転送用 バス。
ャネル装置 ヘの情報転送用 バス。
ＡＤＯ（アドレス・アウト） ： ＢＵＳ−ＯＵＴ
上のデータが入出 力機番である仁 とを示す信号。
上のデータが入出 力機番である仁 とを示す信号。
ＡＤＩ （アドレス・イン） ； ＢＵＳ−ＩＮ上
のデータが入出 力機番であるこ とを示す信号。
のデータが入出 力機番であるこ とを示す信号。
ＣＭＯ（コマンド・アウト） ： ＢＵＳ−ＯＵＴ
上のデータがコマ ンドであること を示す信号０ ８ＴＩ （ステータス・イン） ： ＢＵＳ−ＩＮ
上のデータがステ ータスであるこ とを示す信号０ ８ＶＯ（？−ビス・アウト）二 入出力装置からの情報
を受は 取ったことを示 す。又はＢＵＳ− ＯＵＴ上のデータ が転送データで あることを示す 信号。
上のデータがコマ ンドであること を示す信号０ ８ＴＩ （ステータス・イン） ： ＢＵＳ−ＩＮ
上のデータがステ ータスであるこ とを示す信号０ ８ＶＯ（？−ビス・アウト）二 入出力装置からの情報
を受は 取ったことを示 す。又はＢＵＳ− ＯＵＴ上のデータ が転送データで あることを示す 信号。
５ＶＩ（？−ビス・イン） ： ＢＵＳ−ＩＮ上
のデータが転送 データであるこ とを示す信号。
のデータが転送 データであるこ とを示す信号。
ＳＰＯ（ｆプレス・アウト） ： ；ｉンド・チェイ
ンを指示す る信号。
ンを指示す る信号。
５ＬＯ（セレクトｅアウト） ： 入出力装置の選択
に使用する 信号Ｃ・ ０ＰＩ（オペレージ冒ナル・イン）： 入出力装置が
選択された仁と を示す信号。
に使用する 信号Ｃ・ ０ＰＩ（オペレージ冒ナル・イン）： 入出力装置が
選択された仁と を示す信号。
このようなインタフェースにおいて、近年入出力装置の
データ転送能力が高まり、それに伴ってチャネル装置の
コマンドチェインの方式においても、主記憶装置からの
チャネル・コマンド語（ＣＣＷ）の取出しと、コマンド
・チェインの指示及び入出力装置の選択とを並行して行
なうようにしている。
データ転送能力が高まり、それに伴ってチャネル装置の
コマンドチェインの方式においても、主記憶装置からの
チャネル・コマンド語（ＣＣＷ）の取出しと、コマンド
・チェインの指示及び入出力装置の選択とを並行して行
なうようにしている。
ここで何らかの原因、例えばプｐグ２ム・コンドロール
ド割込み（ＰＣＩ）をトリガとしてチャネルｅプログラ
ム中のコマンドの変更が行なわれる場合などによって、
実行すべきＣＣＷを撤回する必要が生じたとき、その撤
回を効率よく行なう手段がなかった。
ド割込み（ＰＣＩ）をトリガとしてチャネルｅプログラ
ム中のコマンドの変更が行なわれる場合などによって、
実行すべきＣＣＷを撤回する必要が生じたとき、その撤
回を効率よく行なう手段がなかった。
不発切れ、このような場合にチャネルの処理効率を落と
さずに、：Ｉ−ｆンドチェインを撤回する手段を提供す
ることを目的とする。
さずに、：Ｉ−ｆンドチェインを撤回する手段を提供す
ることを目的とする。
第２図は本発明の実施例の動作を含むタイムチャートで
あ夛、時間軸紘左から右へ向っている。
あ夛、時間軸紘左から右へ向っている。
データ転送の終了からコマンド拳チェイン指示、入出力
装置選択、及びコマンド・チェインの撤回までのシーケ
ンスを示している０以）順を追って説明する。
装置選択、及びコマンド・チェインの撤回までのシーケ
ンスを示している０以）順を追って説明する。
（イ）データ転送中には轟然ある特定の入出力装置が選
択されているから、ＯＰＩはオンしている。
択されているから、ＯＰＩはオンしている。
（ロ）転送が終了すると入出力装置はＢＵＳ−ＩＮ上に
終了ステータスを乗せ、ＳＴＩをオンする。
終了ステータスを乗せ、ＳＴＩをオンする。
ｅ） これに対してチャネル装置は、−五人出力装置の
選択を解除するためＳＬＯをオフする。それと同時にも
しコマンドチェインが必要なとき紘ＳＰＯをオンする。
選択を解除するためＳＬＯをオフする。それと同時にも
しコマンドチェインが必要なとき紘ＳＰＯをオンする。
に）またチャネル装置は、ステータスを受取ったことを
示すためのＳｖＯをオンする３、に）これに対して入出
力装置は、ＯＰＩ、ＳＴＩをオフし、またＢＵＳ−ＩＮ
上への終了ステータス送出を終了する。
示すためのＳｖＯをオンする３、に）これに対して入出
力装置は、ＯＰＩ、ＳＴＩをオフし、またＢＵＳ−ＩＮ
上への終了ステータス送出を終了する。
（へ）チャネル装置はＳＴＩがオフしたことを見て、Ｓ
ＶＯをオフする〇 （ト）またチャネル装置は入出力装置を選択するために
、Ｂｕｓ−ＯＵＴ上に入出力装置機番を乗せ、ＳＬＯを
オンし、さらにＡＤＯをオンする〇■ これに対して、
当＃機番の入出力装置はＯＰＩをオンするとともに１自
機番を確認のためＢＵＳ−ＯＬＩＴに乗せ、ＡＤＩをオ
ンする。
ＶＯをオフする〇 （ト）またチャネル装置は入出力装置を選択するために
、Ｂｕｓ−ＯＵＴ上に入出力装置機番を乗せ、ＳＬＯを
オンし、さらにＡＤＯをオンする〇■ これに対して、
当＃機番の入出力装置はＯＰＩをオンするとともに１自
機番を確認のためＢＵＳ−ＯＬＩＴに乗せ、ＡＤＩをオ
ンする。
（す）チャネル装置はＯＰＩがオンしたことを見て、Ａ
Ｄｌ、ＳＰＯをオフする。
Ｄｌ、ＳＰＯをオフする。
に） この時点でチャネル装置ｉ飼の何らかの事情によ
って、コマンドヅエインを撤回したい場合、本発明にお
いてはＡＤＩＫ対してＳＶＯをオンすのとみなし、ＯＰ
Ｉ、ＡＤＩをオンする。
って、コマンドヅエインを撤回したい場合、本発明にお
いてはＡＤＩＫ対してＳＶＯをオンすのとみなし、ＯＰ
Ｉ、ＡＤＩをオンする。
（ヌリ もしコマンドｅチェインｔ−ｍ回しない場合に
は、ＳＶＯの代シＫＣＭＯをオンする（図示点線几以上
の如く、入出力装置選択中のＡＤＩに対してＳｖＯを返
すことによシコマンド・チェインの撤回を指示すること
ができる０ 第８図蝋上記ＡＤＩとＳＶＯに関する一実施例ブロック
図であｐ、Ｆｌ、Ｆ２はフリップ・７０ツブ、Ｇ１＊Ｇ
３．Ｇ４はアンド・ゲート、Ｇ２はオア善ゲートである
。
は、ＳＶＯの代シＫＣＭＯをオンする（図示点線几以上
の如く、入出力装置選択中のＡＤＩに対してＳｖＯを返
すことによシコマンド・チェインの撤回を指示すること
ができる０ 第８図蝋上記ＡＤＩとＳＶＯに関する一実施例ブロック
図であｐ、Ｆｌ、Ｆ２はフリップ・７０ツブ、Ｇ１＊Ｇ
３．Ｇ４はアンド・ゲート、Ｇ２はオア善ゲートである
。
入出力装置Ｉ１０＊ｎがＦｌをセットしてＡＤＩをオン
したとき、チャネル装置でもしコマンド・チェインを撤
回する必擬がなければ、内部コマンドアウト信号と受信
したＡＤＺ信号のアンドを０４でとって、ＣＭＯとして
送出する。しかし、もしコマンド・チェインを撤回する
ときには、その旨の信号と受信したＡＤＩ仙号のアンド
をＧｌでとって、Ｇ２を介してＳＶＯとして送出する。
したとき、チャネル装置でもしコマンド・チェインを撤
回する必擬がなければ、内部コマンドアウト信号と受信
したＡＤＺ信号のアンドを０４でとって、ＣＭＯとして
送出する。しかし、もしコマンド・チェインを撤回する
ときには、その旨の信号と受信したＡＤＩ仙号のアンド
をＧｌでとって、Ｇ２を介してＳＶＯとして送出する。
入出カ装ｆＫ Ｉ １０ ＃ ｎではＦｌの出力と受信
したｓＶｏ信号とのアンドがＧ３でとれると、コマンド
・チェインの撤回とみなす。尚、チャネル装置のＦ２は
従来のＳＶＯを送出するための７リツプ０７四ツブであ
る。
したｓＶｏ信号とのアンドがＧ３でとれると、コマンド
・チェインの撤回とみなす。尚、チャネル装置のＦ２は
従来のＳＶＯを送出するための７リツプ０７四ツブであ
る。
以上の如く、本発明によれは従来がら存在する匍」ＩＩ
伯信号ｉ′４ｒ、特定なタイミングでオン／オンするこ
とにより、新たにコマンド・チェインの撤回という意味
を持たせることができる。従来、コマンド・チェインの
撤回方法としては、インタフェース・ディスコネクトと
いう、入出力装置を強制的に切離す方法があるが、これ
は不要な割込みを発生させ、システムの効率を低下させ
る。
伯信号ｉ′４ｒ、特定なタイミングでオン／オンするこ
とにより、新たにコマンド・チェインの撤回という意味
を持たせることができる。従来、コマンド・チェインの
撤回方法としては、インタフェース・ディスコネクトと
いう、入出力装置を強制的に切離す方法があるが、これ
は不要な割込みを発生させ、システムの効率を低下させ
る。
本発明はＰＣＩ割込みを利用してＣＣＷを変更するよう
なチャネルプルグラムに対し、ＰＣＩの実行速度を気に
せずにシステムの効率を一定に保つための有効々手段を
与えるものである。
なチャネルプルグラムに対し、ＰＣＩの実行速度を気に
せずにシステムの効率を一定に保つための有効々手段を
与えるものである。
第１図は本発明の前提となるインク７エースの一例を示
すブロック図、第２図は本発明の一実施例を示すタイム
チャート、第３図は本発明の一実施例を示す要部ブロッ
ク図である。 茸 １図
すブロック図、第２図は本発明の一実施例を示すタイム
チャート、第３図は本発明の一実施例を示す要部ブロッ
ク図である。 茸 １図
Claims (1)
- チャネル装置と複数の入出力装置との間のインタフェー
スとして、少くともデータバスと、入出力装置からの転
送データを受取った旨を示すためにチャネを装置が発す
る第１の制御信号線（ＳＶＯ）と、データバス上に入出
力装置機番を乗せた旨を示すために入出力装置が発する
第２の制御信号線（ＡＤｉ）とを有する情報処理装置に
おいて、チャネル装置から入出力装置に対するコマンド
・チェインの指示に対して、入出力装置が前記第２の制
御信号（ＡＤｉ）をオンしたことに対して、チャネル装
置が前記第１の制御信号線（ＳＶＯ）をオンした場合は
、入出力装置側では上記コマンド・チェイン指示が撤回
されたものとみなすようにしたことを特徴とする入出力
制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11191882A JPS592122A (ja) | 1982-06-29 | 1982-06-29 | 入出力制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11191882A JPS592122A (ja) | 1982-06-29 | 1982-06-29 | 入出力制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS592122A true JPS592122A (ja) | 1984-01-07 |
Family
ID=14573373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11191882A Pending JPS592122A (ja) | 1982-06-29 | 1982-06-29 | 入出力制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592122A (ja) |
-
1982
- 1982-06-29 JP JP11191882A patent/JPS592122A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3688835B2 (ja) | データ記憶システム及び同システムに適用するデータ転送方法 | |
| JPS5654535A (en) | Bus control system | |
| US5031097A (en) | Direct memory access controller | |
| US5930464A (en) | Apparatus for controlling a direct memory access operation in an image processing apparatus | |
| JPS592122A (ja) | 入出力制御方式 | |
| JPS63180153A (ja) | キヤツシユ記憶のラインバツク制御方式 | |
| JPS6055459A (ja) | プロツクデ−タ転送記憶制御方法 | |
| JPS5697154A (en) | Interruption control system for information processor | |
| JPH0224728A (ja) | データ処理装置のセーブ処理方式 | |
| US5329624A (en) | Method of controlling data transfer between main memory of central computer and input/output device and arrangement therefor | |
| JPS5938827A (ja) | マイクロプロセツサｉｐｌ方式 | |
| JPS6217780B2 (ja) | ||
| SU951314A1 (ru) | Устройство дл отладки программ | |
| JPS61147337A (ja) | マイクロプログラム制御方式 | |
| JPS59180755A (ja) | トレ−ス方式 | |
| SU779996A1 (ru) | Устройство дл обмена данными | |
| JPS62232034A (ja) | フア−ムウエアロ−ド方式 | |
| JPS5821737B2 (ja) | メモリ・アクセス処理方式 | |
| JPS63163952A (ja) | デ−タ転送方式 | |
| JPS6223341B2 (ja) | ||
| JPH06195177A (ja) | 集積回路とこれを用いた磁気ディスク装置および磁気ディスク装置の制御方法 | |
| JPS61262870A (ja) | バス制御方式 | |
| JPS62174844A (ja) | メモリ優先切替方式 | |
| JPS61221846A (ja) | アドレス変換制御方式 | |
| JPH0426744B2 (ja) |