JPS59211197A - デイジタル制御装置 - Google Patents
デイジタル制御装置Info
- Publication number
- JPS59211197A JPS59211197A JP58086832A JP8683283A JPS59211197A JP S59211197 A JPS59211197 A JP S59211197A JP 58086832 A JP58086832 A JP 58086832A JP 8683283 A JP8683283 A JP 8683283A JP S59211197 A JPS59211197 A JP S59211197A
- Authority
- JP
- Japan
- Prior art keywords
- crt
- processor
- digital control
- control device
- process data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Indicating Measured Values (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、発電プラント等の運転制御システム、保護
システム、においてＣＲＴ表示に改良を加えたディジタ
ル制御装置に関するものである。
システム、においてＣＲＴ表示に改良を加えたディジタ
ル制御装置に関するものである。
従来、ディジタル制御装置に於けるＣＲＴ表示装置は、
第１図のようなシステム構成をなしていた。１〜３はい
ずれもＣＲＴプロセッサ、４〜６は各ＣＲＴプロセッサ
１〜３に対応して設けた主メモリ、７〜９はデータウェ
イ１０に接続された補助メモリ、１０はデータウェイ、
１１はコントロールＡ／ −Ａの土盤、１２ａ、Ｌ２ｂ
、１３ａ〜１３ｃ、１４ａ〜１４ｃはその土盤１１に設
置されているＣＲＴである。
第１図のようなシステム構成をなしていた。１〜３はい
ずれもＣＲＴプロセッサ、４〜６は各ＣＲＴプロセッサ
１〜３に対応して設けた主メモリ、７〜９はデータウェ
イ１０に接続された補助メモリ、１０はデータウェイ、
１１はコントロールＡ／ −Ａの土盤、１２ａ、Ｌ２ｂ
、１３ａ〜１３ｃ、１４ａ〜１４ｃはその土盤１１に設
置されているＣＲＴである。
第１図のシステム構成を説明する。データウェイ１０か
ら入力されたプロセスデータは、まず初めに専用のＣＲ
Ｔプロセツサ１．２．３のいずれかに入力され、各プロ
セッサ専用の主メモリ４゜５．６に格納されているＣＲ
Ｔ表示プログラム、画面プログラムによって、土盤１１
の専用のＣＲＴ１２ａ、１２ｂ、１３ａ〜１３ｃ、１４
ａ〜１４Ｃに表示される。たとえばＣＲＴプロセツサ２
に入力したデータは、それぞれ３つのＣＲＴ１３ａ。
ら入力されたプロセスデータは、まず初めに専用のＣＲ
Ｔプロセツサ１．２．３のいずれかに入力され、各プロ
セッサ専用の主メモリ４゜５．６に格納されているＣＲ
Ｔ表示プログラム、画面プログラムによって、土盤１１
の専用のＣＲＴ１２ａ、１２ｂ、１３ａ〜１３ｃ、１４
ａ〜１４Ｃに表示される。たとえばＣＲＴプロセツサ２
に入力したデータは、それぞれ３つのＣＲＴ１３ａ。
１３ｂ、１３Ｃのどれに表示されるかは、ＣＲＴプロセ
ッサ２の表示プログラム、画面プログラムとともに前も
って決められている。
ッサ２の表示プログラム、画面プログラムとともに前も
って決められている。
従来のこの種のディジタル制御装置のシステム構成では
、もしＣＲＴプロセッサ１．２．３のうち１つが故障し
た場合、その故障プロセッサを介してＣＲＴ表示を行な
っていたプロセスデータなオペレータに知らせることが
できなくなってしまい、その結果、オペレータが判断す
べき対策を打たず、更に大きな事故を招く可能性を残し
ているという欠点が存在していた。
、もしＣＲＴプロセッサ１．２．３のうち１つが故障し
た場合、その故障プロセッサを介してＣＲＴ表示を行な
っていたプロセスデータなオペレータに知らせることが
できなくなってしまい、その結果、オペレータが判断す
べき対策を打たず、更に大きな事故を招く可能性を残し
ているという欠点が存在していた。
この発明は、上記のような欠点を除去するためになされ
たもので、複数のＣＲＴプロセッサがアクセスできる様
な共用（５ｈａｒｅｄ）メモリを置くことにより、ＣＲ
Ｔ故障時あるいはＣＲＴプロセッサ故障時に、任意のプ
ロセッサを介して別のＣＲＴに表示することが可能なデ
ィジタル制御装置を提供することを目的としている。
たもので、複数のＣＲＴプロセッサがアクセスできる様
な共用（５ｈａｒｅｄ）メモリを置くことにより、ＣＲ
Ｔ故障時あるいはＣＲＴプロセッサ故障時に、任意のプ
ロセッサを介して別のＣＲＴに表示することが可能なデ
ィジタル制御装置を提供することを目的としている。
以下、この発明の一実施例を図について説明する。第２
図は同実施例のディジタル制御装置の構成図であり、図
中第１図と同一符号は同−又は相当部分を示すので詳し
い説明は省略する。
図は同実施例のディジタル制御装置の構成図であり、図
中第１図と同一符号は同−又は相当部分を示すので詳し
い説明は省略する。
第２図において、１５ａ、１５ｂは、３つのＣＲＴプロ
セッサ１．２．３が、オペレータからの操作入力信号に
より任意にアクセスできる共用メモリである。この共用
メモリ１５ａ、１５ｂ上に、全てのＣＲ７表示プログラ
ム、画面プログラムが格納されており、任意に読み出せ
る機能を有して（＼る。
セッサ１．２．３が、オペレータからの操作入力信号に
より任意にアクセスできる共用メモリである。この共用
メモリ１５ａ、１５ｂ上に、全てのＣＲ７表示プログラ
ム、画面プログラムが格納されており、任意に読み出せ
る機能を有して（＼る。
次にこのような構成の実施例の動作を述べる。
まず、通常運転中は、第１図と同じようなシステム構成
で、プロセスデータの処理を行なうが、ＣＲＴＩ ２
、１３ 、１４のいずれかが故障した場合、成るいは複
数のＣＲＴプロセッサ１，２．３の中から１つのＣＲＴ
プロセッサが故障した場合に即座に対処できるようにし
たシステムである。たとえば、ＣＲＴプロセッサ２が故
障した場合、このＣＲＴプロセッサ２に接続されている
ＣＲＴ故障時、１３ｂ、１３ｃに表示されるべきデータ
を表示することができなくなる。そこで、オペレータが
、土盤１１の左右のＣＲＴ１２．１４から他の（３） ５つのＣＲＴ故障時、１２ｂ、１４ａ、１４ｂ。
で、プロセスデータの処理を行なうが、ＣＲＴＩ ２
、１３ 、１４のいずれかが故障した場合、成るいは複
数のＣＲＴプロセッサ１，２．３の中から１つのＣＲＴ
プロセッサが故障した場合に即座に対処できるようにし
たシステムである。たとえば、ＣＲＴプロセッサ２が故
障した場合、このＣＲＴプロセッサ２に接続されている
ＣＲＴ故障時、１３ｂ、１３ｃに表示されるべきデータ
を表示することができなくなる。そこで、オペレータが
、土盤１１の左右のＣＲＴ１２．１４から他の（３） ５つのＣＲＴ故障時、１２ｂ、１４ａ、１４ｂ。
１４Ｃのいずれか１つを選んで、表示したいプロセスデ
ータの番号すなわちＣＲＴ番号１３ａ、１３ｂ、１３ｃ
のいずれかをＫＥＹ ＩＮ することによって、表
示リクエスト・ライン１６を介してその操作入力信号を
うけたＣＲＴプロセッサ１又は３は共用メモリ１５ａ、
１５ｂよりその表示プログラム、画面プログラムを読み
とり、そこで選択指定された正常なＣＲＴにプロセスデ
ータを表示する。１つのＣＲＴがダウンした場合はオペ
レータが、他の７つのＣＲＴの中の任意の１つを選択指
定することによりバックアップできる。
ータの番号すなわちＣＲＴ番号１３ａ、１３ｂ、１３ｃ
のいずれかをＫＥＹ ＩＮ することによって、表
示リクエスト・ライン１６を介してその操作入力信号を
うけたＣＲＴプロセッサ１又は３は共用メモリ１５ａ、
１５ｂよりその表示プログラム、画面プログラムを読み
とり、そこで選択指定された正常なＣＲＴにプロセスデ
ータを表示する。１つのＣＲＴがダウンした場合はオペ
レータが、他の７つのＣＲＴの中の任意の１つを選択指
定することによりバックアップできる。
なお、本実施例では、ＣＲＴプロセッサが３個。
ＣＲＴが８個の場合を開示して説明したが、ＣＲＴが２
つ以上存在する場合には本発明の思想を任意の形態で通
用することが可能であることは、当業者に明白である。
つ以上存在する場合には本発明の思想を任意の形態で通
用することが可能であることは、当業者に明白である。
以上のように、この発明によるディジタル制御装置によ
れば、ディジタル制御システムにおいてプロセスデータ
なＣＲＴ表示する際に、複数のＣ（４） ＲＴ、又は複数のＣＲＴプロセッサのいずれかの１つで
も故障が発生した時にデータウェイ上に共用メモリを別
途に配置し、さらに各ＣＲＴプロセッサに表示リクエス
ト信号を供給することにより、別のＣＲＴ又は別のＣＲ
Ｔプロセッサが任意にバックアップできるように構成し
ているので、制御操作に支障を来たすことがなく、表示
器類の故障に基づく操作ミスを招くことがなくなる等の
効果がある。
れば、ディジタル制御システムにおいてプロセスデータ
なＣＲＴ表示する際に、複数のＣ（４） ＲＴ、又は複数のＣＲＴプロセッサのいずれかの１つで
も故障が発生した時にデータウェイ上に共用メモリを別
途に配置し、さらに各ＣＲＴプロセッサに表示リクエス
ト信号を供給することにより、別のＣＲＴ又は別のＣＲ
Ｔプロセッサが任意にバックアップできるように構成し
ているので、制御操作に支障を来たすことがなく、表示
器類の故障に基づく操作ミスを招くことがなくなる等の
効果がある。
第１図は従来のディジタル制御装置のシステム構成図、
第２図はこの発明の実施例によるディジタル制御装置の
システム構成図である。 １．２．３・・・ＣＲＴプロセッサ、４，５．６・・・
主メモリ、７，８．９・・・補助メモリ、１０・・・デ
ータウェイ、１１・・・土盤、１２，１３．１４・・・
ＣＲＴ、１５ａ、１５ｂ・＝共用（５ｈａｒｅｄ ）
メモリ、１６・・・表示リクエスト・ライン。 なお、図中、同一符号は同−又は相当部分を示す。 第１図 １１ 第２図
第２図はこの発明の実施例によるディジタル制御装置の
システム構成図である。 １．２．３・・・ＣＲＴプロセッサ、４，５．６・・・
主メモリ、７，８．９・・・補助メモリ、１０・・・デ
ータウェイ、１１・・・土盤、１２，１３．１４・・・
ＣＲＴ、１５ａ、１５ｂ・＝共用（５ｈａｒｅｄ ）
メモリ、１６・・・表示リクエスト・ライン。 なお、図中、同一符号は同−又は相当部分を示す。 第１図 １１ 第２図
Claims (1)
- データウェイから供給されるプロセスデータをＣＲＴプ
ロセッサを介して複数のＣＲＴに表示するＣＲＴ表示装
置を設けたディジタル制御装置において、上記データウ
ェイ上に、全てのＣＲＴ表示、ＣＲＴ画面及びＣＲＴ操
作制御用プログラムを格納する共用メモリを接続すると
ともに、上記ＣＲＴプロセッサに表示リクエスト信号を
供給することにより、上記ＣＲＴ又は上記ＣＲＴプロセ
ッサのいずれかが故障した時に他の正常な上記ＣＲＴ又
は上記ＣＲＴプロセッサを選択指定して上記プロセスデ
ータな表示させて、正常な上記ＣＲＴ又は上記ＣＲＴプ
ロセッサによりバックアップさせたことを特徴とするデ
ィジタル制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58086832A JPS59211197A (ja) | 1983-05-16 | 1983-05-16 | デイジタル制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58086832A JPS59211197A (ja) | 1983-05-16 | 1983-05-16 | デイジタル制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59211197A true JPS59211197A (ja) | 1984-11-29 |
Family
ID=13897782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58086832A Pending JPS59211197A (ja) | 1983-05-16 | 1983-05-16 | デイジタル制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59211197A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03254595A (ja) * | 1990-03-05 | 1991-11-13 | Toshiba Corp | 分散型プラント監視制御装置 |
-
1983
- 1983-05-16 JP JP58086832A patent/JPS59211197A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03254595A (ja) * | 1990-03-05 | 1991-11-13 | Toshiba Corp | 分散型プラント監視制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59211197A (ja) | デイジタル制御装置 | |
| JP2895269B2 (ja) | プラント監視システム | |
| JPS6338721B2 (ja) | ||
| JPS6363942B2 (ja) | ||
| JP3248537B2 (ja) | データ分散格納方法、データ分散格納装置及びデータ処理システム | |
| JP2635777B2 (ja) | プログラマブル・コントローラ | |
| JPS6278645A (ja) | 主記憶制御装置 | |
| JP3281982B2 (ja) | データバッファ | |
| JPH0662114A (ja) | プロセッサ間診断処理方式 | |
| JPH0648453B2 (ja) | 周辺装置初期化制御方式 | |
| JP2858831B2 (ja) | ビットマップ表示方式 | |
| JPH0453319B2 (ja) | ||
| JPS62296217A (ja) | 周辺制御装置 | |
| JPS6130309B2 (ja) | ||
| JPH01162094A (ja) | ボタン電話装置 | |
| JPS5997185A (ja) | 表示装置 | |
| JPS5843019A (ja) | 電源制御装置 | |
| JPS61180394A (ja) | 集中監視制御装置 | |
| JPH0268634A (ja) | 電子計算機予備方式 | |
| JPS60205695A (ja) | 故障表示装置 | |
| JPS5933559A (ja) | コンピユ−タシステムにおける故障表示方式 | |
| JPH04281543A (ja) | 障害処理装置 | |
| JPS60178484A (ja) | 表示装置 | |
| JPS5911134B2 (ja) | 入出力処理装置 | |
| JPS63231641A (ja) | 情報処理装置の障害情報格納方式 |