JPS5933559A - コンピユ−タシステムにおける故障表示方式 - Google Patents

コンピユ−タシステムにおける故障表示方式

Info

Publication number
JPS5933559A
JPS5933559A JP57144413A JP14441382A JPS5933559A JP S5933559 A JPS5933559 A JP S5933559A JP 57144413 A JP57144413 A JP 57144413A JP 14441382 A JP14441382 A JP 14441382A JP S5933559 A JPS5933559 A JP S5933559A
Authority
JP
Japan
Prior art keywords
board
failure
memory
cpu
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57144413A
Other languages
English (en)
Inventor
Shunji Morita
森田 俊二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP57144413A priority Critical patent/JPS5933559A/ja
Publication of JPS5933559A publication Critical patent/JPS5933559A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、コンピュータシステムにおはる故障状況を各
メモリボード及び各/。ボードベースで表示することに
よって故障復帰時間の短縮をし1つたコンピュータシス
テムにおける故障表示方式に関するものである。
従来、この種の故障表示方式として第1図に示すものが
あった。図において、(1)はコンピュータの中枢であ
る中央処理装置ボード(川下CPUボードと称す) 、
+21、(2)はメモリボード、(3)、(3)は入出
力ボード(坩下ンボードと称す)、(4+は各ボ−ド間
を接続するシステムバスで、上記CPUボード(1)上
には、エラー表示用の表示器(5α)〜(5d)、■ つまりメモリエラー表示器(5CL)、10  エラー
表示器(5b)、CPUラーン表示器(5c)、及びト
ラブル表示器(5d)が設けられて、故障が発生した場
合に次のようにして各故障を表示するようになされてい
る。
すなわち、上記構成において、CPUボード(1)がメ
モリボード(2)にアクセスした際何らかの要因により
メモリボード(2)に故障が発生した場合、該CPUボ
ード(1)はWA I Tステートに入ることになり、
このステートが長く継続してその故障がゆ旧しなかった
時は、CPUボード(1)に内蔵された7工イルセー7
回路が働きメモリエラー表示5(5α)が虐灯すること
になる。この場合、メモリボード(2)のメモリ素子自
体の故障かそれN外のハードウェアの故障かの表示は行
われない。
■  エラー表 した場合は、CPUボード(1)上の/。
示器(5b)が点灯することになる。
そして、1υ上の故障によりCPUボード(1)が暴走
・停止した時には、CPUボード(1)内のウォッチド
グタイムアウト出力によI)CPUラーン表示器(5G
)の表示消灯することになり、またシステムクロックが
停止する場合tどのハードウェア酸11j′Iに対して
は、CPUラーン表示器(5C)が消灯、トラブル表示
器(5d )が点灯することになって、各故障がそれぞ
れ表示されることになる。
しかるに、従来の故障表示方式としては、上述した如く
代表瞥報の形をとっているので、メモリエラー表示器(
5α)が点灯したj場合でも、素子の故障かそれN外の
ハードウェア故障が不明で、■ 丑だメモリボードf21及び4ボード(3)がそれぞれ
初数柿匂上あった場合は個別にどのメモリボード(2)
又はシ ボード(3)が不良なのかを判別し難かつた。
そこで本発明は上記のような従来のものの欠点を除去す
るため′になされたもので、各メモリボー■    。
ド、10ホード毎に故[滝碧示を行い従来の代表警報表
示と合わせて故障の詳細情報を知らせることができ、か
ぐするにつき故障復旧時間を短縮することができる故障
表示方式を提供することを目的としている。
N下、本発明の一実施例を第2図に基いて説明する。第
2図において、この実#例1におけるCPUボード(I
C11のボード上には従来と同様〃メモリエ枳〆漬1器
(5G)、。ゝ、Uう一ア表示器(5o)、トラブル表
示i!5(5d)が設けられると共に、パスパリティエ
ラー表示器(5e)が設けられてそれぞれエラーを表示
するようになっている。また、該CPUボード00にシ
ステムパス(・彬を介して枡枡される各メモリボード呟
)、□□□には監視タイツ表示器(L−J下WDT表示
器と称す)(2oα)、(20α)とメモリパリティ表
示器(20b )、<20b)が設けられ、さらに各/
。ボードt’to)、(利にはWDT表示器(30α)
、(30a)が設けられ、次のようにして各ボードベー
スでエラー表示がなされるようにしている。
すなわち、ズ゛バ2し11惺成にkいて、CP (Jボ
ード(1(]がメモリボード(4カをアクセスしたとす
ると、メモリボードl’/Ill 内ではシステムバス
f1・O)上の信号全入力しており自分に対する要求が
あったことを知り、リードもしくはライトの伊丹に同期
して内部のメモリ素子の動作を開始することになる。し
かして、この時、パス−液上に異常が発生しボード内&
1(の)・−ドr’)エアに異常があった時は、メモリ
ボードぐがはCPUボ〜ド叫へ応答イド号を返送しない
のでCPUボード00はウェイトすることになってパス
パリティエラー信号が返送されることになり、やがてc
pLJボードQt)内のフェイルセーフ回路がイ動きC
PUはウェイトをとかれるが、応答無しのエラー処理を
実行して、この時CPUボード(10内のパスパリティ
エラー表示器(5g)が点灯することになる。
イ11」方、メモリボード園内力内では/・−ドウエア
異常が継続するのでWDT表示器(20a、)が消灯す
ることになり、もしメモリボード翰内の故障がメモリ素
子である場合は、メモリボード体力のメモリノきリテイ
エラー表示器<20b)が点灯し、CPUボードfl(
jのメモリエラー(5α)が点灯することになる。この
場合もメモリボード園内では故障継続となるのでW I
) T表示器(20cL)は消灯する。
■ また、CPUボード00が4ボード((0)を7クセス
する場合もメモリボード翰の故障のノ・−ドウエアエラ
ーの例と1司−となる。さらに、CPUボード(10の
CPUラーン表示器(5C)とトラブル表示器(5d)
の動作は従来のものと同様となる。
そして、CPUを含め全てのノ・−ドウエアが正常1t
JjA合、、a−カルポードのWDT表示器(20α)
(30α)は連続膚灯状態になり、他のエラー表示器は
消灯することになる。したがって、図示実施例において
は、各ボルドベースで故障表示が行い徂ることができ、
かくするにつき故障復旧時間の短縮を図ることができる
板上のように本発明によれは、ノ・−ドウエアの故障状
況を各ボードベース(プリンh&単体)で#(r−ru
することができ、故隔回復が迅速に行い得るという効果
かある。
【図面の簡単な説明】
第11’ffi H従来のコンピュータシステムにおけ
る故1ttQ表示方式を説明するブロック図、第2図は
本発明の一実Mli例故障表示方式を説明するフロック
図である。 (5α) 〜(5g)、(20G、)、(30cL):
エラー表示器。 代理人 葛 野 信 − 第1図

Claims (1)

    【特許請求の範囲】
  1. 中央処理装置ボードにシステム全体の故障状況を表示す
    る表示器を設けると共に、該中央処理装置ボードにシス
    テムバスを介して接続された各メモリボード及び各入出
    力ボード上に個別の故障状況を表示する表示器をそれぞ
    れ設けて、各ボードベースで故障状況を確認するように
    したことを特徴とするコンピュータシステムにおける故
    障表示方式。
JP57144413A 1982-08-18 1982-08-18 コンピユ−タシステムにおける故障表示方式 Pending JPS5933559A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57144413A JPS5933559A (ja) 1982-08-18 1982-08-18 コンピユ−タシステムにおける故障表示方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57144413A JPS5933559A (ja) 1982-08-18 1982-08-18 コンピユ−タシステムにおける故障表示方式

Publications (1)

Publication Number Publication Date
JPS5933559A true JPS5933559A (ja) 1984-02-23

Family

ID=15361590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57144413A Pending JPS5933559A (ja) 1982-08-18 1982-08-18 コンピユ−タシステムにおける故障表示方式

Country Status (1)

Country Link
JP (1) JPS5933559A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132153A (ja) * 1984-07-24 1986-02-14 Nec Corp メモリ制御装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55156870A (en) * 1979-04-27 1980-12-06 Fujitsu Ltd Error display system for print panel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55156870A (en) * 1979-04-27 1980-12-06 Fujitsu Ltd Error display system for print panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132153A (ja) * 1984-07-24 1986-02-14 Nec Corp メモリ制御装置

Similar Documents

Publication Publication Date Title
JPH0377542B2 (ja)
JPS5933559A (ja) コンピユ−タシステムにおける故障表示方式
JP3127941B2 (ja) 二重化装置
JP2003022222A (ja) 情報処理装置及びその保守方法
JPH07311697A (ja) 計算機システムの故障表示方式
JPH03149629A (ja) メモリ試験方式
JPS6095663A (ja) 2重化磁気デイスク装置の自動切換装置
JPH0754947B2 (ja) 予備系監視方式
JP2001175545A (ja) サーバシステムおよび障害診断方法ならびに記録媒体
JPS62115555A (ja) 計算機システムの補助記憶装置2重化管理方法
JPH08278924A (ja) アダプタ診断システム
JPH03253945A (ja) データ処理システムの異常回復処理機能確認方式
JPS6110215Y2 (ja)
JPH079636B2 (ja) バス診断装置
JPS5916302B2 (ja) チエツク装置
JP3211584B2 (ja) Rasデータの退避格納方法
JPS6061839A (ja) 論理装置の故障診断処理方式
JPH11203210A (ja) 情報処理システム
JPS6061838A (ja) 論理装置の故障診断処理方式
JPS607297B2 (ja) プロセス入出力装置故障診断方式
JP2815730B2 (ja) アダプタ及びコンピュータシステム
JPS6363942B2 (ja)
JPH11184734A (ja) Cpuの相互監視装置
JPH06250945A (ja) プロトコル検査機能付シミュレーション装置
JPH03233734A (ja) 耐故障制御方式