JPS5921107A - 増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、演算増幅器とトランジスタ？組合せた増幅回
路に関するものである。

従来のトランジスタ増幅回路の一例？第１図に示す。図
において、ＴＩは２次巻線にセンタータッグケ有する入
カドランス、Ｔｔは１次巻線にセンタータッフ？］−有
する用カドランス、Ｔ７１〜Ｔｒ４ｔｉＩ・ランジスタ
であり、前記入カドランスＴ、はその２次巻線のセンタ
ータップが抵抗Ｉｔ、’ｉ介して電源Ｖ＋に接続される
とともに、抵抗只、１介してＴｌｌ源Ｖ−に接続さｉ’
ｔ、ｔた２次巻線の一飽がトランジスタＴｒ、のペース
に、他端がトランジスタ１′７゜ノヘースにそｉＬぞれ
接続さｉｔている。トランジスＪ　’ｌ’、　、はコレ
クタカ抵抗Ｒ１１ｒ介ｔ、　−ｒ　ｍ、源Ｖ”Ｋ、エミ
ッタが抵抗Ｒ４★−介して電源Ｖ−にそれぞｉｔ、接続
されている。トランジスＪ　ｌｒ、、はコレクタ７）Ｅ
　抵抗Ｉ’ｓＷｊ’介して電源Ｖに、エミッタが抵抗Ｒ
ｎｋ介して電源Ｖ−にそれぞＪＬ接続さｉｔている。出
力段のトランジスタＴｒＮＩＴＩ４はエミッタが共通接
続となるとともに１抵抗ＲｔＴＥ介して電源Ｖ−に接続
されている。また、トランジスタＴｒＢのペニスは□８
１１段のトランジスタｌＴ、、、のコレクタに、、、ｈ
プンジスタＴｔ　４　ｑ）　ベースは前段のトランジス
タＴ、のコレクタに−ＵれぞＪｌ−接続されている。一
方、出カドランスＴ、はその１次巻線：のセンタータッ
プが［源ｖ４に、一端がトランジスタＴ７．のコレクタ
に、他端がトランジスタＴ、４のコレ、フタにそれぞｉ
Ｌ接続されており、・セして２次巻線には負荷ＲＬが接
続さｉしている。

この増幅回路においては、人カドランスＴ１にイ目号Ｖ
１が加わると、その極性に応じてトランジスＩ　Ｔｒ　
Ｈ、Ｔ’、が動作し、これに伴って出力段のトランジス
タＴｒ　ＨＩ　Ｔｌ　４が動作する。この結果、　Ｉｆ
！１カドランスＴ、が励磁さｉし％　２次側に高用カが
得□しかし、この増幅回路には次のような欠点かあ・　
冬。

（１）トランス＞’　ｌ庁に入カドランスＴ、の設バ１
に際して整１トロが繁雑になる。５かも、負荷Ｒ，が変
動すると出力電圧が変動する。

（ＩＩ）抵抗１弓〜１１６の１１ｎが面イ同であるばか
りでなく、トランジスタ’１．’ｖ　ｓ〜′ｒ、４、の
電流増幅率（ｈｌ、）のばらつき？考慮すると、七の抵
抗ｆｌｒＪの調奨が必要となる。

（１１Ｄ　　出力のクロス刊−バー歪みを除去するため
に各トランジスタＴ、〜′ｒ、４に常に微小電流？流し
ておかなければならない。

本発明は上記の欠点？除去するためになされ比もので、
出力トランジスタのｆｉ１１段にｔ貞ｎ増幅器に設け、
これに出力段から電圧フィードバック？かけることによ
ｐ１負荷変動に拘らずに安定し足増幅度とすることがで
き、かつ回路膜Ｈ１が容易な増幅回路ｉ提供すること？
目的とする。

以下、本発明？図示の実施例に基づいて詳イ１０に説明
する。

第２図は本発明の一実施例ケ示すもので、第１図と同一
構成部分には同じ符号？旬している。第２図において、
ｏｐ、〜ＯＰ４は演羽）増幅器、ＲＩＩ〜Ｒ，ｏは抵抗
％Ｔｒｌ＋及びＴｌ４は出力段のトランジスタ。

′ｒ、は出カドランスでありｓ　この出カドランスＴ。

の２次巻線に負荷ＲＬｋ接続し、１次巻線の一端？トラ
ンジスタＴｔ、Ｉのコレクタｌｃ＝他端？トランジスタ
Ｔｒ４のコレクタＩｃ、　センタータップケミ源Ｖにセ
ルそれ接続していることは第１図と同様である。

前記演算増幅器ｏｐ、の（−）へ力鮨Ａには抵抗１１１
＋’ｃｌ：’介し７て、ま７ｊ演η増幅ｆ！：’ｆ　Ｏ
２０の（句人力節には面接に信号Ｖ＋Ｆ加え、前記演３
１増幅器ＯＰ１．０（−）入力−には抵抗”Ｌ、１ケづ
ｒし−〔増幅器ｏｐ、の用力紮、演ａ増幅器ｏｐ、の（
＋）入力１）：Ａ！には増幅器ＯＰ−の出ブｊ？・それ
ぞノ１加える。また、増幅器ＯＰ、ｌの出力しよ抵抗Ｒ
１＠を介してトランジスタＴ、８めペニスに、　増１１
ｆｉ　器ＯＰ４の出力ｕ：　、ｔｉＵ抗Ｆｌ、、ｉ介し
てトランジスタ１゛、４のベースにそれぞプ１、加える
ようにしている◇ｎｔｌＦｉＬＩＴｊｌｌｌｉ器ｏｐ、
　ＶＣｔＪ：　−ｙ　イー　１．＋、４　ツク：ＵＥ抗
Ｒ＋＊１−接続し、また増幅器ＯＰ３の（＝）入ノ月ζ
１６１Ｊ−↑ｒ１．源■−の間にｄ、抵抗”ｌＲｔ増幅
Ｒ’ａ　ＯＰ４　ｏ　（＋−１人力ＤｔｉＡ　ト電Ｒ’
ｊの間には抵抗馬。舌−接続してい名。抵ｌｅｔ’　Ｊ
”ｔγ、Ｉ？、。

＆：Ｊ　ｉｆ、圧フィードバラフケかけるための（のセ
ろる〇なお、：（ＩＨ力段のトランジスタＴｒＲ，Ｔｔ
４のエミツタは共通接続として電源■−に接続している
。また、演η増幅器ｏｐ、及びｏｐ、の（→）入力端と
増幅器ｏｐ４の（−）入力端は接地している。

次に％動作について述べる。信号Ｖｌが演算増幅器ＯＦ
、、ＯＦ、に加わるど、一方の極性の半サイクルでは増
幅器ｏｐ、、ｏｐ、及びトランジスタＴ、！ｌで増幅さ
れて電圧ｖ０．（第８図）となり、他方の極性の半サイ
クルでは増幅器ｏｐ、、ｏｐ、及びｌ・ランジスクＴ、
４で増幅さり、て電圧Ｖ。、（第８図）となる。直電圧
Ｖ６１１Ｖ６＊が出カドランスＴ、の１次巻線に印加さ
ｉＬ、　　２次巻線に用力が生じる。

この場合、増幅ボ慨、−バ７ｇ、１マ、７−馬、、Ｂ、
。−Ｒ１゜とすると、 であ、６゜ここｆ、ｈ４　、　、は］・ランジｙ、　ｐ
　′ｒ、　ＩｌノＴＴｒ流増幅率、ｈｌｅｌはトランジ
スタ゛１′、４の’Ｉｌｌ、？Ｉｉ；増幅率、α１は演
算増幅器０Ｆ８０′１に圧増幅率、α、は濱１７．増幅
器０■）４の１．圧増幅率、Ｒ′１はトランジスタ’ｒ
、ｓから見た負７１ｊｊ）１Ｌのインピーダンス　Ｒ＃
ＬはトランジスタＴ、４から見た負荷１ｈのインピーダ
ンスでおる。

このように出力段のトランジスタＴ、　、　、　１＋、
、の１ｕｌ１段＆？−凛Ｊｆｆ、増すＶ＾器ｏｐ、〜ｏ
ｐ、が接続され、抵抗島、。

Ｒ２０によ、ａ　’＋ｒｃ圧フィードバックが７Ｊ）か
ると、負荷ＲＬに１８イｆしない一定の’ｔ３．圧増幅
率が得しｊＬる」：うになり、高精度となる。１７ｔ、
用カトランジスタＴ、　、　、　Ｔ、　７ｚ）固有の屯
流増帖率に依存しないため、回路定数の決定が容易であ
る。

以上のように本発明によれば、負荷変動に拘らずに一足
の回圧増幅率がＹｉｔらノｌ、眠Ｆ［フィードバラフケ
かけることによってクロスオーバー歪みケ皆無とするこ
とができ、かつ回路膜！！１′が容易な増幅回路？提供
することができる。−１た第２図中破細部分”１１１　
Ｒ＋　９　＋　ＯＰｌ　＋　ＯＰｔケ第４図の如くトラ
ンスに置き換えても本発明の効果は同等である。

【図面の簡単な説明】

第１図は従来のトランジスタ増幅回路の一例？示す回路
図、第２図１は本発明に係る増幅回路の一実施例を示す
回路図、第３図は動作説明の定めの波形図、第４図は本
発明に係る増ｊ１ψへ回路の他の実施例？示す回路図で
ある。 ｏｐ１〜ｏｐ４・・・演算増幅器、Ｒ１１〜馬。・・・
抵抗、Ｔ、８及びＴ、４・・・トランジスタｂ　　Ｔ９
・・・出カドランス。 ＲＬ・・・負荷。

Claims (1)

【特許請求の範囲】
1. （１）１次巻線にセンタータップ１有する出カドランス
   ｋｌ対の出力トランジスタのコレクタ電流によシ、前記
   センタータップ？境に互いに逆極性となるように励磁す
   る増幅回路において、前記出力トランジスタの前段に各
   々演算増幅器金膜けるとともに、トランジスタ出力〒こ
   の演算増幅器の入力何にフィードバックする電圧フィー
   ドバック回路音形成したことを特徴とする増幅回路。