JPS59208922A - フイルタ回路 - Google Patents
フイルタ回路Info
- Publication number
- JPS59208922A JPS59208922A JP8265383A JP8265383A JPS59208922A JP S59208922 A JPS59208922 A JP S59208922A JP 8265383 A JP8265383 A JP 8265383A JP 8265383 A JP8265383 A JP 8265383A JP S59208922 A JPS59208922 A JP S59208922A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching
- filter
- frequency
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、フィルタ回路に関し、特にスイッチド・キャ
パシタ・フィルタ回路に関する。
パシタ・フィルタ回路に関する。
スイノチド・キャパシタ・フィルタ回路（以下において
Ｓ Ｃ Ｆという）は、コンデンサを所望の周波数でス
イッチングし，その時定数によってフィルタ動作を行う
ものである。
Ｓ Ｃ Ｆという）は、コンデンサを所望の周波数でス
イッチングし，その時定数によってフィルタ動作を行う
ものである。
本願発明に先立ち、本発明者等が横側したところによる
と、上記スイッチング動作を行う際にクロックリークが
発生し、これにより伝達される信号にノイズ成分が重畳
されてしまうことが判明した。
と、上記スイッチング動作を行う際にクロックリークが
発生し、これにより伝達される信号にノイズ成分が重畳
されてしまうことが判明した。
本発明の目的は、クロックリークを除去し、ノイズ成分
のない信号伝達な行い得るフィルタ回路を提供すること
にある。
のない信号伝達な行い得るフィルタ回路を提供すること
にある。
し発明の概要〕
本願において開示される発明の概要を簡単に説明すれば
、下記のとおりである。
、下記のとおりである。
すなわち、スイッチド・キャパシタ・フィルタ回路の後
段に、上記スイソテド・キャバシスタ・フィルタを駆動
するスイッチング周波数のｎ倍のスイッチング信号によ
り駆動されるサンプルホールド回路を設ける。そして、
スイソチド・キャパシタ・フィルタ回路において上記ス
イッチング周波数に同期して発生するノイズ成分を、上
記サンプル・ホールド回路の動作により除去するもので
ある。
段に、上記スイソテド・キャバシスタ・フィルタを駆動
するスイッチング周波数のｎ倍のスイッチング信号によ
り駆動されるサンプルホールド回路を設ける。そして、
スイソチド・キャパシタ・フィルタ回路において上記ス
イッチング周波数に同期して発生するノイズ成分を、上
記サンプル・ホールド回路の動作により除去するもので
ある。
以下、第１図〜第３図な羞照して、本発明な適用したフ
ィルタ回路の一実施例を述べる。なお、第１図はＳＣＦ
におけるクロックリーク発生原因を示すための基本回路
図であり、第２図に示すフィルタ回路は半導体果粒回路
（以下においてＩＣという）化されているものとする。
ィルタ回路の一実施例を述べる。なお、第１図はＳＣＦ
におけるクロックリーク発生原因を示すための基本回路
図であり、第２図に示すフィルタ回路は半導体果粒回路
（以下においてＩＣという）化されているものとする。
ＳＣＦは、スイッチング素子Ｑ３．Ｑ２、コンデンサＣ
１，Ｃ２、更に増幅器Ａ１等により構成されている。ス
イッチング周波数φがハイレベル（Ｉ−Ｉレベル）のと
き、スイッチＱ、がオン状態になり、入力信号ＶＩＮが
コンデンサＣ８に充電される。また、スイッチング周波
数φがローレベル（Ｌレベル）で、スイッチング周波数
φカＩ（レベルのとキ、コンデンサＣ０の電荷カコンデ
ンサＣ２に充電される。そして、コンデンサＣ２に充電
された電荷による電圧変化が、増幅器Ａ、により増幅さ
れ、次段に供給される。
１，Ｃ２、更に増幅器Ａ１等により構成されている。ス
イッチング周波数φがハイレベル（Ｉ−Ｉレベル）のと
き、スイッチＱ、がオン状態になり、入力信号ＶＩＮが
コンデンサＣ８に充電される。また、スイッチング周波
数φがローレベル（Ｌレベル）で、スイッチング周波数
φカＩ（レベルのとキ、コンデンサＣ０の電荷カコンデ
ンサＣ２に充電される。そして、コンデンサＣ２に充電
された電荷による電圧変化が、増幅器Ａ、により増幅さ
れ、次段に供給される。
上述の如き回路動作が行われる際、コンデンサＣＩｙＣ
２の容景、スイッチング周波数φ、φ等によって決定さ
れる時定数により、遮断周波数が決定されて、いわゆる
フィルタ動作が行われる。
２の容景、スイッチング周波数φ、φ等によって決定さ
れる時定数により、遮断周波数が決定されて、いわゆる
フィルタ動作が行われる。
ところで、スイッチＱ、 、 Ｑ、は、第１図に点線で
示す如きストレイキャパシティＣ６を有している。従っ
て、スイッチング周波数φ、φによってスイッチングさ
れると、伝達される信号ｆＶに、ストレイキャパシティ
Ｃ８を介したリークにより第２図に示す如きスイッチン
グ周波数φ、φに同期したノイズ成分が発生する。
示す如きストレイキャパシティＣ６を有している。従っ
て、スイッチング周波数φ、φによってスイッチングさ
れると、伝達される信号ｆＶに、ストレイキャパシティ
Ｃ８を介したリークにより第２図に示す如きスイッチン
グ周波数φ、φに同期したノイズ成分が発生する。
しかるに、本発明を適用したフィルタ回路では、上記ノ
イズ成分は完全に除去される。
イズ成分は完全に除去される。
以下、第３図を参照して、上記ノイズ成分を除去するこ
とのできるフィルタ回路を説明する。
とのできるフィルタ回路を説明する。
Ｆ、、Ｆ、、Ｆ、・・・・・・Ｆｎは、第１図に示した
フィルタ回路である。発振回路１は、所望の周波数のス
イッチング信号ｆ。を発生ずる。分周回路２は、ｎ個の
１／２分周回路２ａ、２ｂ・・・・・・２ｎによって構
成され、その数はフィルタ回路Ｆ１〜Ｆｎに対応する。
フィルタ回路である。発振回路１は、所望の周波数のス
イッチング信号ｆ。を発生ずる。分周回路２は、ｎ個の
１／２分周回路２ａ、２ｂ・・・・・・２ｎによって構
成され、その数はフィルタ回路Ｆ１〜Ｆｎに対応する。
スイッチング信号ｆ。は、フィルタ回路Ｆｎの最終段に
設けられたサンプルホールド回路３に供給される。図３
の例では、１／２分周回路２ａの出力信号、言い換えれ
ば互いに逆位相のスイッチング周波数φ３．φ１は、フ
ィルタ回路Ｆ２に供給される。
設けられたサンプルホールド回路３に供給される。図３
の例では、１／２分周回路２ａの出力信号、言い換えれ
ば互いに逆位相のスイッチング周波数φ３．φ１は、フ
ィルタ回路Ｆ２に供給される。
更に、１／２分周回路２ｂから得られるスイッチング周
波数φ２．φ２がフィルタ回路Ｆ、に供給される。以下
、フィルタ回路Ｆ３・・・・・・Ｆ まで、適当なりロ
ック信号がそれぞれ供給される。
波数φ２．φ２がフィルタ回路Ｆ、に供給される。以下
、フィルタ回路Ｆ３・・・・・・Ｆ まで、適当なりロ
ック信号がそれぞれ供給される。
上述の状態で、入力端子Ｔ、に入力信号■ＩＮが供給さ
れると、フィルタ回路Ｆ、、Ｆ２・・・・・・Ｆ。
れると、フィルタ回路Ｆ、、Ｆ２・・・・・・Ｆ。
を通過した出力信号Ｖ。ｕｔが、フィルタ回路Ｆｎの出
力端から得られる。出力信号■。ｕｔは、第１図を参照
して述べた理由により、クロックリークによるノイズ成
分が重畳ｔ２ている。しかも、ノイズ成分は、１／２分
周回路２ａ・・・・・・２ｄσ”）スイッチング周波数
に対応して発生している。
力端から得られる。出力信号■。ｕｔは、第１図を参照
して述べた理由により、クロックリークによるノイズ成
分が重畳ｔ２ている。しかも、ノイズ成分は、１／２分
周回路２ａ・・・・・・２ｄσ”）スイッチング周波数
に対応して発生している。
ここで注目すべきは、サンプルホールド回路３に供給さ
れるスイッチング信Ｍｆ。が、上記各１／２分周回路２
ａ・・・・・・２ｎから得られるスイッチング周波数φ
、φに対応していることである。
れるスイッチング信Ｍｆ。が、上記各１／２分周回路２
ａ・・・・・・２ｎから得られるスイッチング周波数φ
、φに対応していることである。
すフエわち、各スイッチング周波数φ、＜６は、スイッ
チング信号ｆ。を１／２に順次分周したものであるから
、両者が同期していることは明確である。
チング信号ｆ。を１／２に順次分周したものであるから
、両者が同期していることは明確である。
上述の如き理由から、サンフルホールド回路３において
、出力信号Ｖ。ｕｔに重畳していたノイズ成分はすべて
除去される。従って、サンフルホールド回路３かも得ら
れる出力信号Ｖ。Ｌ、１′にノイズ成分はまったく表わ
れない。
、出力信号Ｖ。ｕｔに重畳していたノイズ成分はすべて
除去される。従って、サンフルホールド回路３かも得ら
れる出力信号Ｖ。Ｌ、１′にノイズ成分はまったく表わ
れない。
上述の如く、本発明な適用したフィルタ回路においては
、ただ１個のサンプルホールド回路を設けることにより
、クロックリークを除去することができる。
、ただ１個のサンプルホールド回路を設けることにより
、クロックリークを除去することができる。
（１）スイソチド・キャパシタ・フィルタに発生するク
ロックリークを１個のサンフルホールド回路で除去し得
るので、回路本：＆成がｒ＋１ｊＪ）」になる。
ロックリークを１個のサンフルホールド回路で除去し得
るので、回路本：＆成がｒ＋１ｊＪ）」になる。
（２）上記（１）により、半導体集積回路化が容易であ
る。
る。
（３）上記（２）により、集積度が向上する。
以上に、本発明者によってなされた発明を実施例にもと
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではｌ’ｒ ＜、その要旨を逸脱しない範囲で
Ｊす５々変更可能である。
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではｌ’ｒ ＜、その要旨を逸脱しない範囲で
Ｊす５々変更可能である。
例えば、上記各フィルタ回路Ｆ、・・・・・・Ｆｎは、
ローバスフィルクツバイパスフィルタ、ノ（ンドノくス
フィルタの何、ｉ＋、であってもよ℃・。従って、上述
したフィルタ回路は、単にフィルタ回路としてのみ使用
されるのではｉｃ ＜、トーンコントロール回路として
使用することができろ。更に、利′Ｉ！Ｉ制御１す１路
としても使用１−ろことかできる。また、上記フィルタ
回路は、１９ＫＩ−，１ｚ、 ３８ＫＨｚのスイッチン
グ周波数を使用することにより、ステレオ復調回路とし
ても使用することかできる１゜〔利用分野〕 本発明は少なくとも、テープレコーダのノイズリダクシ
ョンシステム、オーディオ回路、シンセサイザー等に使
用することができる。
ローバスフィルクツバイパスフィルタ、ノ（ンドノくス
フィルタの何、ｉ＋、であってもよ℃・。従って、上述
したフィルタ回路は、単にフィルタ回路としてのみ使用
されるのではｉｃ ＜、トーンコントロール回路として
使用することができろ。更に、利′Ｉ！Ｉ制御１す１路
としても使用１−ろことかできる。また、上記フィルタ
回路は、１９ＫＩ−，１ｚ、 ３８ＫＨｚのスイッチン
グ周波数を使用することにより、ステレオ復調回路とし
ても使用することかできる１゜〔利用分野〕 本発明は少なくとも、テープレコーダのノイズリダクシ
ョンシステム、オーディオ回路、シンセサイザー等に使
用することができる。
第１図は本発明の基本動作を説明するためのＳＣＦの回
路図、 第２図は同士の波形図、 第３図は本発明の第１の実施例を示すフィルタ回路のブ
ロックダイアグラムである。 １・・・発振回路、Ｆｔ 、 Ｆｔ −Ｆｓ〜Ｆｏ・・
・フィルタ回路、２ａ、２ｂ、２ｃ〜２ｄ ・−ｔ／ｚ
分周回路、■ ・入力信号、■ ｖ ′・・・出力信
号、φ。 ＩＮ ｏｕｔ’ ｏｕｔ
φ・・・スイッチング周波数、ｆｏ ・・スイッチン
グ信号、３・・・ザンプルホールド回路。
路図、 第２図は同士の波形図、 第３図は本発明の第１の実施例を示すフィルタ回路のブ
ロックダイアグラムである。 １・・・発振回路、Ｆｔ 、 Ｆｔ −Ｆｓ〜Ｆｏ・・
・フィルタ回路、２ａ、２ｂ、２ｃ〜２ｄ ・−ｔ／ｚ
分周回路、■ ・入力信号、■ ｖ ′・・・出力信
号、φ。 ＩＮ ｏｕｔ’ ｏｕｔ
φ・・・スイッチング周波数、ｆｏ ・・スイッチン
グ信号、３・・・ザンプルホールド回路。
Claims (1)
- １、所定のスイッチング周波数によって動作スるスイン
チド・キャパシタ・フィルタのノイズ成分を、上記スイ
ッチング周波数のｎ倍（ｎは整数）のスイッチ信号によ
り動作するサンプル・ホールド回路により除去すること
を特徴とするフィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8265383A JPS59208922A (ja) | 1983-05-13 | 1983-05-13 | フイルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8265383A JPS59208922A (ja) | 1983-05-13 | 1983-05-13 | フイルタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59208922A true JPS59208922A (ja) | 1984-11-27 |
Family
ID=13780383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8265383A Pending JPS59208922A (ja) | 1983-05-13 | 1983-05-13 | フイルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59208922A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0229111A (ja) * | 1988-07-19 | 1990-01-31 | Matsushita Electric Ind Co Ltd | スイッチトキャパシタフィルタ装置 |
| JPH04183024A (ja) * | 1990-11-16 | 1992-06-30 | Fujitsu Ltd | 移動通信端末装置 |
-
1983
- 1983-05-13 JP JP8265383A patent/JPS59208922A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0229111A (ja) * | 1988-07-19 | 1990-01-31 | Matsushita Electric Ind Co Ltd | スイッチトキャパシタフィルタ装置 |
| JPH04183024A (ja) * | 1990-11-16 | 1992-06-30 | Fujitsu Ltd | 移動通信端末装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4625326A (en) | Apparatus for generating a pseudo-stereo signal | |
| JPS6326018A (ja) | サンプリングされたデータ用バンド・パスろ波方法 | |
| JPS59208922A (ja) | フイルタ回路 | |
| JPS626536A (ja) | 信号変換装置 | |
| JPH057131A (ja) | 切替えキヤパシタ回路のキヤパシタ切替方法 | |
| US4932058A (en) | Pilot cancellation circuit | |
| JPS6046158A (ja) | 受信信号の選別回路 | |
| US4417103A (en) | Stereo reproduction with gapless splicing of pitch altered waveforms | |
| JP3147487B2 (ja) | 同期信号発生装置 | |
| US5097347A (en) | Method and apparatus for generating a playback clock from a 2.5 MHz chroma PLL | |
| KR100366628B1 (ko) | 에프엠(ｆｍ) 라디오 튜너에 사용되는 스테레오 디코더 및디코딩 방법 | |
| JPH0340266A (ja) | 発振回路の制御装置 | |
| JPS6091396A (ja) | 遅延回路 | |
| JPH082119B2 (ja) | 音響再生装置 | |
| JPS5812107A (ja) | 時間圧縮伸張装置 | |
| JPS5824320Y2 (ja) | アナログ遅延素子のプッシュプル回路 | |
| JP3086743B2 (ja) | 半導体装置 | |
| JPS63300699A (ja) | マルチウェイスピ−カ装置用ネットワ−ク | |
| JPH02265316A (ja) | コンパレータ回路 | |
| JPH03179827A (ja) | 位相又は振幅検出器及びフェイズロックループ | |
| JPS62257233A (ja) | 多周波信号波形の処理方式 | |
| JPH03112231A (ja) | クロツク再生用回路装置 | |
| JPH0229111A (ja) | スイッチトキャパシタフィルタ装置 | |
| JPS6029013A (ja) | 濾波器 | |
| JPS59183033U (ja) | デイジタル信号ミキシング回路 |