JPS6029013A - 濾波器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は演算増幅器を構成素子とするサンプリング手法
を用いた沖波器に関するものである。

Ｐ波器の小型化を目的とした演算増幅器を構成素子とす
る能動Ｆ波器の研究が盛んに行なわれているが、中でも
ＭＯＳ−ＬＳＩ製造技術の確立により発達し九そノリシ
ックＩＣＦ波器としてサンプリング手法を用いたスイッ
チドキャパシタ・フィル　゛・−タ（Ｓｗｉｔｃｈｅｄ
−Ｃａｐａｃｉｔｏｒ　Ｆｉｌｔｅｒ、以下ＳＣＦと称
す）がちる。近年のアナログＭＯ８回路の発達によりＳ
ＣＦはＭＯ８演算増幅器、ＭＯＳスイッチ、及び容量で
回路構成されている。

従来、ズックユボタン式電話器の入力数字の判別装置な
どに見られるように１つの伝送信号を複数の異なる伝達
特性により同時に検波するような場合、独立した複数の
伝達装置が必要となりモノリシックＩＣ化の際、ＩＣ面
積が増大し、コストの高いものとなる。第１図に従来の
Ｐ波器のブロック図の一例を示す。伝達特性の異なる第
１および第２の伝達装置２，３と、この各装置に制御ク
ロックを供給する制御装置１とを有し、前記第１の伝達
装置２及び第２の伝達装置３の各々の入力に共通に入力
信号を与え、伝達装置２から、第１の出力信号をイ（↑
、伝達装置３から第２の出力信号を得る。

第２図に前記第１の伝達装置２、第２の伝達袋ｆ）ｉ３
ｆｆｉｓｃＦ’とすスときの基本単位となるＳＣ積分器
の一例を示す。一般には複数のＳＣＮ分器を接続して５
ＣＦｉ構成する。ＭＯＳスイッチ５の一端はＳＣ積分器
の信号入力端４に、他端はＭＯＳスイッチ６の一端とサ
ンプリング容量７の一端とに接続され、サンプリング容
量７の他端は接地されている。ＭＯＳスイッチ６の他端
は積分容量８の一端と演算増幅器９の逆相入力とに接続
され、演算増幅器９の正相入力は接地されている。演算
増幅器９の出力は前記積分容量８の他端とＳＣ積分器の
信号出力端１０とに接続される。ここでＭＯＳスイッチ
５及び６は前記制御装置１から出力される、交互にハイ
レベルとな９、ハイレベルになる期間が互いに重なり合
わない２相クロツクにより各々制御されており、ＭＯＳ
スイッチ５がＯＮ、ｂｉｏｓスイッチ６がＯＦＦとなる
期間において、信号入力端４に印加された入力信号をサ
ンプリング１−てサンプリング容量７に保持し、ＭＯＳ
スイッチ５がＯＦＦ、ＭＯＳスイッチ６がＯＮする期間
（Ｔ、）においてサンプリング容量７の保持信号を演算
増幅器９の逆相入力へ転送する。この時、積分容量８を
介して期間（Ｔｎ−１）の演算増幅器９の出力が逆相入
力に帰還されており、上記動作を周期的に繰り返すＳＣ
積分器の伝達関数Ｏ（Ｓ）はＧ　（８１は積分容量８の
容量値、Ｃ８はサンプリング容量７の容量値、Ｔｓは２
相クロツクの周期である。

前記ＳＣ積分器の伝達関数の式から理解できるように、
２相クロツクの周期Ｔｓ　ｆ変更することにより伝達特
性を容易に変えることは可能であるが、ある伝送信号を
、複数の異なる伝達特性を用いて同時に検波するような
場合、独立した複数の伝達装置が必要になり、モノリフ
ツクＩＣ化には不適である。

本発明の目的は１つの伝達装置で、複数の異なる伝達特
性を実現しモノリシックＩＣに適したＦ波器を提供する
ことにある。

本発明の戸波器は、アナログ信号量を入力する入力回路
、この回路を一方の入力とする演算増幅器、時分割的に
導通する複数のスイッチ、このスイッチの各々を介して
前記演算増幅器に負帰還をかける複数の帰還回路を有す
る伝達回路を基本単位として構成する伝達装置と、前記
複数のスイッチに同期して時分割的に動作する複数のサ
ンプルホールド回路から複数の出力信号を得る出力装置
と、前記複数のスイッチ、サンプルホールド回路の時分
割的動作を制御する制御装置とを有することを特徴とす
る。

次に本発明の実施例について、図面を用いて説明する。

第３図は本発明の一実施例のブロック図であり、伝達装
置１１、出力装置１２及びこの各装置に制御クロックを
供給する制御装置１３によシ構成され伝達装置１１に入
力信号が与えられ、出力装置１２から出力信号を得るＰ
波器である。

伝達装置ｔｘｔを８ＣＦとするときの基本単位となるＳ
Ｃ積分器の回路例を第４図に示す。このＳＣ積分器は少
々くとも一つのＭＯＳ）ランジスタで構成されるＭＯＳ
スイッチ１５，１６，２ｏ、２１、サンプリング容量１
７、積分容量１８，１９、及び演算増幅器２２で構成さ
れ、ＭＯＳスイッチ１５の一端はＳＣ積分器の信号入力
端１４に、他端はＭＯＳスイッチ１６の一端とサンプリ
ング容量１７の一端とに接続され、サンプリング容量１
７の他端は接地されている。ＭＯＳスイッチ１６の他端
は積分容量］、　８　、１９の各々の一端と演算増幅器
２２の逆相入力とに接続され演算増幅器２２の正相入力
は接地されている。積分容量１８の他端はＭＯＳスイッ
チ２０の一端に、積分容量１９の他端はＭＯＳスイッチ
２１の一端に各々接続されＭＯＳスイッチ２０．２１の
各々の他端はともに演算増幅器２２の出力とＳＣ積分器
の信号出力端２３とに接続される。

ここで第６図に示す制御クロックのタイムチャートと第
７図に示すＰｅ器の各段の出力信号を参照して動作説明
をする。ＭＯＳスイッチ２０及び２１は、制御装置１３
（第３図）から出力される交互にハイレベルになりノー
イレベルの期間が互いに重な９合わない２相のクロック
チ１．ψ２（以下「第１の２相クロツク」という）によ
り制御される。ＭＯＳスイッチ１５及び１６は、第１の
２相クロツクの２倍の周波数を持ち、かつ交互にノ・イ
レベルに寿りハイレベルの期間が互いに重なり合わない
、制御装置１３からの２相のクロックψ３゜φ４（以下
、「第２の２相クロツク」という）で制御されている。

ＭＯＳスイッチ２０がＯＮ、ＭＯＳスイッチ２１がＯＦ
Ｆする区間（以下、「区間■」と称す）では積分容量１
８により演算増幅器２２の帰還経路が構成され、ＭＯＳ
スイッチ２０がＯＦＦ、ＭＯＳスイッチ２１がＯＮする
区間（以下「区間■」と称す）では積分容量１９により
演算増幅器２２の帰還経路が構成されている。また区間
Ｉ及び区間■の各々の区間において、ＭＯＳスイッチ１
５がｏｉ、ＭＯＳスイッチ１６がＯＦＦ’する区間（以
下「サンプリング区間」と称す）及びＭＯＳスイッチ１
５がＯＦ’ｌｉ’、ＭＯＳスイッチ１６がＯＮする区間
（以下「転送区間」と称す）を設ける。ある区間Ｉ（Ｔ
ｎ）において、サンプリング区間で入力信号をサンプリ
ングしてサンプリング容量１７に保持し、転送区間で入
力信号を演算増幅器２２の逆相入力へ転送する。この区
間Ｉにおける演算増幅器２２の出力レベルは積分容量１
８に保持される。次の区間■においてはＭＯＳスイッチ
２０はＯＦＦ状態となり、積分容量１８による帰還経路
が庶断されるため積分容量」８に保持する信号レベルは
次の区間１　（Ｔｎ＋１）まで保持される。区間（（Ｔ
ｎ＋＋）においてもサンプリング区間、転送区間と前記
動作を繰り返すが、この区間Ｉ（Ｔｎ十りにおけ乙前記
積分容量１８による帰還信号は積分容量１８の保持する
前の区間Ｉ（Ｔｎ）における演算増幅器２２の出力レベ
ルである。

上記動作は従来のＳＣ積分器の動作と伺ら変りなく、そ
の信号伝達特性は従来のＳＣ積分器の信号伝達特性と全
く同じである。区間■においても積分容量１９を演算増
幅器２２の帰還経路として区間Ｉと同じ動作をする。こ
こで前記積分容量１８の容量値を０１１．積分容量１９
の容量値をＣ１２゜サンプリング容量１７の容量値をＣ
ｓ、第１の２相クロツクの周期をＴｓとすると、区間Ｉ
におけるとなり、区間■におけるＳＣ積分器の伝達関数
区間■では伝達特性の異なる伝達装置を実現することが
できる。上記動作を周期的に繰り返す伝達装置１１の出
力信号は第７図Ｂのように区間ｌにおいては第１の伝達
特性による出力信号が区間■においては第２の伝達特性
による出力信号が時分割で出力されている。

出力装置１２は複数のサンプル・ホールド回路で構成さ
れ、その−例を第５図に示す。この出力装置１２は、少
なくとも一つのＭＯＳトランジスタで構成されるＭＯＳ
スイッチ２５及び２６、保持容量２７及び２８で構成さ
れ、ＭＯＳスイッチ２５及び２６の各々の一端を信号入
力端２４に接続し、ＭＯＳスイッチ２５の他端は保持容
量２７の一端と第１の信号出力端２９とに接続し、ＭＯ
Ｓスイッチ２６の他端は保持容量２８の一端と第２の信
号出力端３０とに接続する。保持容量２７及び２８の各
々の他端は接地されている。ここでＭＯＳスイッチ２５
及び２６は前記制御装置１３から出力される第１の２相
クロツク（ｃｐｌ　、ψ２）にょシ制御され、区間Ｉに
おいてはＭＯＳスイッチ２５がＯＮ。

ＭＯＳスイッチ２６がＯＦＦとなり１区間■における伝
達装置１１の出力信号を第１の信号出力端２９に出力す
るとともに保持容量２７により信号を保持し区間■にお
いてはＭ　ＯＳスイッチ２５カＯＦＦ。

ＭＯＳスイッチ２６がＯＮとなり、区間■における伝達
装置１１の出力信号を第２の信号出力端３゜に出力する
とともに保持容量２８により信号を保持する。上記動作
を周期的に繰り返すことにより第１の信号出力端２９に
は第７図Ａに示す入力信号を第１の伝達特性により伝達
した出力信号（第７図Ｃ）が出力され、第２の信号出力
端３０には第７図Ａに示す入力信号を第２の伝達特性に
より伝達した出力信号（第７図Ｄ）が出力される。

上記説明では２つの伝達特性を実現する場合について述
べたが、制御クロック、演算増幅器の帰還経路、サンプ
ル・ホールド回路を複数個（Ｎ個）用いることにより複
数（Ｎ）の伝達特性を１つの伝達装置により実現するこ
とができる。

また、前記実施例の説明においては、１つの入力回路で
構成されたＳＣ積分器を例としたが、複数の入力回路で
構成された場合でも１つの伝達装置で複数の伝達特性は
実現できる。さらに前記実施例に示すＳＣ積分器におい
ては区間Ｉ及び区間■の入力信号のサンプリングレート
は等しくして、演算増幅器の帰還経路である積分容量の
容量値を変えることにより複数の伝達特性を実現したが
、前記伝達関数の式からも明らかなように各区間別に帰
還経路の切換え制御クロックと同期した入力信号のサン
プリング・クロックのクロック・レートを積分容量とと
もに変える（例えばＣ１１に４倍にする代りに、　Ｔｓ
を２倍、Ｃｒ１を２倍にする）ことにより同じ伝達特性
を実現するにも積分容量が小さい容量値で実現できるた
め、モノリンツクＩＣ化に適した沖波器が得られる。

以上説明したように、本発明により、１つの伝達装置を
用いて複数の異なる伝達特性を実現することができモノ
リシックＩＣに適した戸波器を得ることができる。

【図面の簡単な説明】

第１図は従来の戸波器のブロック図、第２図は第１図中
の伝達装置をＳＣＦとするときの基本単位となるＳＣ積
分器を示す回路図、第３図は本発明によるＦ波器の一実
施例を示すブロック図、第４図は第３図中の伝達装置を
８ＣＦとするときの基本単位となるＳＣ積分器を示す回
路図、第５図は第３図中の出力装置を示す回路図、第６
図は第３図における制御クロックを示すタイムチャート
、第７図Ａ、Ｄは８１！４図、第５図の動作を示す波形
図である。 １・・・・・・制御装置、２・・・・・・第１の伝達装
置、３０．・・・・第２の伝達装置、４・・・・・・Ｓ
Ｃ積分器の入力端、５．６・・・・・・ＭＯＳスイッチ
、７・・・・・・サンプリング容量、８・・・・・・積
分容量、９・・・・・・演算増幅器、ｌＯ・・・・・・
ＳＣ積分器の出力端、１１・・・・・・伝達装置、１２
・・・・・・出力装置、１３・・・・−・制御装置、１
４・・・・・・ＳＣ積分器の入力端、１５．１６・・・
・・・ＭＯ８スイ・ノチ、１７・・・・・・サンプリン
グ容量、１８，１９・・・・・・積分容量、　２０．２
１・・・・・・ＭＯＳスイッチ、２２・・・・・・演算
増幅器、２３・・・・・・ＳＣ積分器の出力端、２４・
・・・・・出力装置の入力端、２５．２６・・・・・・
ＭＯＳスイッチ、２７　、２８・・・・・・保持容量、
２９・・・・・・第１の出力端、３０・・・・・・第２
の出力端、ｆｌ、ψ２・・・・・・第１の２相クロツク
、ψ３．中４・・・・・・第２の２相クロツク、Ａ・・
・・・・ｐ波器の入力信号、Ｂ・・・・・・伝達装置の
出力信号、Ｃ・・・・・・出力装置の第１の出力信号、
Ｄ・・・・・・出力装置の第２の出力信号。 第１図 第６図 第７図

Claims (1)

【特許請求の範囲】
1. アナログ信号量を入力する入力回路、この回路を一方の
   入力とする演算増幅器、時分割的に導通有する伝達回路
   を基本単位として構成する伝達装置と、前記複数のスイ
   ッチに同期して時分割的にＭ作ｆる複数のサンプルホー
   ルド回路から複数の出力信号を得る出力装置と、前記複
   数のスイッチサンプルホールド回路の時分割的動作を制
   御する制御装置とを有することを特徴とするろ波器。