JPS59208867A - 集積回路の抵抗形成方法 - Google Patents
集積回路の抵抗形成方法Info
- Publication number
- JPS59208867A JPS59208867A JP8376783A JP8376783A JPS59208867A JP S59208867 A JPS59208867 A JP S59208867A JP 8376783 A JP8376783 A JP 8376783A JP 8376783 A JP8376783 A JP 8376783A JP S59208867 A JPS59208867 A JP S59208867A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- wiring conductor
- voltage dividing
- electrodes
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 239000004020 conductor Substances 0.000 claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000004898 kneading Methods 0.000 claims 1
- 238000001259 photo etching Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 230000002747 voluntary effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、半導体集積回路（ＩＣ）の抵抗形成方法に関
し、更に詳細には、電圧レギュレータの出力電圧検出用
分圧抵抗の形成に好適な方法に関する。
し、更に詳細には、電圧レギュレータの出力電圧検出用
分圧抵抗の形成に好適な方法に関する。
従来技術
電圧レギュレータの出力電圧を正確１ｃ設定するために
、抵抗値精度の高い電圧検出用抵抗が必要となる。とこ
ろが、電圧レギュレータの一部または全部をＩＣで構成
しようとする場合、不純物ン熱拡散することによって得
る半導体抵抗（拡散抵抗）に高い抵抗値精度を持たせる
のは、製造上のバラツキから困難である。そこで、不純
物ドーピングにイオン注入法を用いて抵抗値精度の高い
拡散抵抗を形成する努力がされている。また、複数の拡
散抵抗を形成しておき、後ｖｃ最も適西なものを選択す
る方法もある。しかし、いずれの方法にも、抵抗値精度
がまだ十分でなかったり、あるいは製造が複雑になって
コスト的に高いものになるなどの問題が残されている。
、抵抗値精度の高い電圧検出用抵抗が必要となる。とこ
ろが、電圧レギュレータの一部または全部をＩＣで構成
しようとする場合、不純物ン熱拡散することによって得
る半導体抵抗（拡散抵抗）に高い抵抗値精度を持たせる
のは、製造上のバラツキから困難である。そこで、不純
物ドーピングにイオン注入法を用いて抵抗値精度の高い
拡散抵抗を形成する努力がされている。また、複数の拡
散抵抗を形成しておき、後ｖｃ最も適西なものを選択す
る方法もある。しかし、いずれの方法にも、抵抗値精度
がまだ十分でなかったり、あるいは製造が複雑になって
コスト的に高いものになるなどの問題が残されている。
従って、島精度な出力電圧を必要とする電圧レギュレー
タは、厚膜抵抗をトリミングで趣整する方法をとる混成
集積回路で構成されている。
タは、厚膜抵抗をトリミングで趣整する方法をとる混成
集積回路で構成されている。
発明の目的
そこで１本発明の目的は半導体集積回路ｒ（於いて高精
度の半導体抵抗を容易に得ることが出来る方法を提供す
ることＶＣるる。
度の半導体抵抗を容易に得ることが出来る方法を提供す
ることＶＣるる。
発明の構成
上記目的を達成するための本発明は、集積回路乞構成す
る半導体基板の中又は前記半導体基板上の絶縁層の上に
分圧用半導体抵抗を形成する工程と、前記分圧用半導体
抵抗の一端に第］の配線導体を接続し、前記分圧用半導
体抵抗の他端に第２の配線導体を接続し、相互間にほぼ
所定の調整抵抗が得られるよ５ｖｃ前記分圧用半導体抵
抗の分圧点部分ｖｃＰＪｒ定間隔で多数の分圧用型＆を
設け、且つ前記多数の分圧用電極を共通接続するようＩ
ｃ第３の配線導体を設ける工程と、前記第】の配線導体
と前記第３の配線導体との間の第】の抵抗値及び前記第
２の配線導体と前記第３の配線導体との間の第２の抵抗
値又は前記第１及び第２の抵抗値の比を測定する工程と
、前記第１及び第２の抵抗値又はこれ等の比が所望値に
なるように前記多数の分圧用電極から選択された電極と
前記第３の配線導体との間を切断する工程とを含むこと
を特徴とする集積回路の抵抗形成方法に係わるものであ
る。
る半導体基板の中又は前記半導体基板上の絶縁層の上に
分圧用半導体抵抗を形成する工程と、前記分圧用半導体
抵抗の一端に第］の配線導体を接続し、前記分圧用半導
体抵抗の他端に第２の配線導体を接続し、相互間にほぼ
所定の調整抵抗が得られるよ５ｖｃ前記分圧用半導体抵
抗の分圧点部分ｖｃＰＪｒ定間隔で多数の分圧用型＆を
設け、且つ前記多数の分圧用電極を共通接続するようＩ
ｃ第３の配線導体を設ける工程と、前記第】の配線導体
と前記第３の配線導体との間の第】の抵抗値及び前記第
２の配線導体と前記第３の配線導体との間の第２の抵抗
値又は前記第１及び第２の抵抗値の比を測定する工程と
、前記第１及び第２の抵抗値又はこれ等の比が所望値に
なるように前記多数の分圧用電極から選択された電極と
前記第３の配線導体との間を切断する工程とを含むこと
を特徴とする集積回路の抵抗形成方法に係わるものであ
る。
発明の作用効果
上記発ＢＡによれば次の作用効果が得られる。
（イ） 分圧点部分に多数の分圧用電極ケ設け、これ等
を共通接続する第３の配線導体を設け、抵抗値又は抵抗
の比の測定の結果に基づいて多数の分圧用電極から選択
された電極を切断してＰＪｒ定の抵抗値即ち分圧比を得
るので、半導体抵抗の抵抗値のバラツキに関係なく、Ｆ
９Ｔ定の抵抗値（分圧比）を容易に得ることが出来る。
を共通接続する第３の配線導体を設け、抵抗値又は抵抗
の比の測定の結果に基づいて多数の分圧用電極から選択
された電極を切断してＰＪｒ定の抵抗値即ち分圧比を得
るので、半導体抵抗の抵抗値のバラツキに関係なく、Ｆ
９Ｔ定の抵抗値（分圧比）を容易に得ることが出来る。
（０１分圧点部分に多数の分圧用電極を設り′だので、
少ない電極数によって大幅な調整が司ｎ［になる。
少ない電極数によって大幅な調整が司ｎ［になる。
実施例
久に、第】図〜第４図を参照して本発明の実施例に係わ
るＩＣについて述べる。
るＩＣについて述べる。
第】図は本実施例に基づいてＩＣ構成するだめの電圧レ
ギュレータの回路図である。この電圧レギュレータは直
列制御型トランジスタ安定化回路であり、入力端子（Ｉ
Ｉ １２＋ ｖｃ供給される直流電圧をトランジスタＱ
＋ 、 Ｑ−で安定化して出力端子１４１ （５１から
送出するように構成されている。ダーリントン接続すれ
たトランジスタＱ、、Ｑ、のベースを制御するために、
端子（３１Ｖ’−Ｉｖ制御回路（６フが接続され、且つ
入力端子（１１とトランジスタものベースとの間に抵抗
器が接続されている。
ギュレータの回路図である。この電圧レギュレータは直
列制御型トランジスタ安定化回路であり、入力端子（Ｉ
Ｉ １２＋ ｖｃ供給される直流電圧をトランジスタＱ
＋ 、 Ｑ−で安定化して出力端子１４１ （５１から
送出するように構成されている。ダーリントン接続すれ
たトランジスタＱ、、Ｑ、のベースを制御するために、
端子（３１Ｖ’−Ｉｖ制御回路（６フが接続され、且つ
入力端子（１１とトランジスタものベースとの間に抵抗
器が接続されている。
制御回路（６１は、出力端子＋４１（５１間に接続てれ
た分圧用抵抗ｔ７＋と、制御トランジスタＱ、と、基進
電圧を与えるツェナーダイオードＤ２と、抵抗Ｒ３とか
ら成る。なお、制御トランジスタＱ３のコレクタはトラ
ンジスタＱ、のベースに接続され、エミツタはツェナー
ダイオードＤ２を弁して端子（２）１５＋ Ｋ接続δれ
、ベースは分圧用抵抗（７１の分圧点に接続、され。
た分圧用抵抗ｔ７＋と、制御トランジスタＱ、と、基進
電圧を与えるツェナーダイオードＤ２と、抵抗Ｒ３とか
ら成る。なお、制御トランジスタＱ３のコレクタはトラ
ンジスタＱ、のベースに接続され、エミツタはツェナー
ダイオードＤ２を弁して端子（２）１５＋ Ｋ接続δれ
、ベースは分圧用抵抗（７１の分圧点に接続、され。
抵抗Ｒ３は出力端子＋４１とツェナーダイオードＤ２と
の間に接続されている。
の間に接続されている。
この回路のＣ点の電圧Ｖ。は、出力電圧Ｖ。ケ分土用抵
抗（７）で分圧した値になる。即ち、Ｃ点の電圧■はＡ
点とＣ点との間の抵抗値Ｙ Ｒ，。、 Ｃ’点とＢ点と
の間の抵抗値硬−と丁れば。
抗（７）で分圧した値になる。即ち、Ｃ点の電圧■はＡ
点とＣ点との間の抵抗値Ｙ Ｒ，。、 Ｃ’点とＢ点と
の間の抵抗値硬−と丁れば。
る電圧の検出精度は、抵抗値ＲＡｏと”Ｂｅとの比Ｒｆ
ｉ−０／ ＲＢＯに依存する。個別部品で構成１−る場
合には１分圧用抵抗を可変抵抗器としてＰＪＴ望の分圧
比を設定することが出来る。又、ノ・イブリッドＩＣの
場合には、厚膜抵抗のトリミングで分圧比を調整するこ
とが出来る。これに対して、半導体ＩＣの場合には、従
来１分圧比の調整が極めて国難であった。そこで本実施
例では１分圧用抵抗（７）を得るために、第２図及び帛
３図に示す如（分圧用抵抗を形成する。
ｉ−０／ ＲＢＯに依存する。個別部品で構成１−る場
合には１分圧用抵抗を可変抵抗器としてＰＪＴ望の分圧
比を設定することが出来る。又、ノ・イブリッドＩＣの
場合には、厚膜抵抗のトリミングで分圧比を調整するこ
とが出来る。これに対して、半導体ＩＣの場合には、従
来１分圧比の調整が極めて国難であった。そこで本実施
例では１分圧用抵抗（７）を得るために、第２図及び帛
３図に示す如（分圧用抵抗を形成する。
第２図は第１図の制御回路ｆ６＋の部分のシリコン半導
体集積回路を示し、第３図は分圧用抵抗（７）の部分の
構成を示す。第２図に於いて１分圧用抵抗（７）は不純
物拡散によってＮ−型シリコン半導体領域（８１にＩ）
型シリコン半導体領域（９１’Ｙ設置’ｌ’ることによ
り構成され、抵抗Ｒ３も同様にＰＭ半導体領域１１０＋
で形成され、トランジスタＱ、はＮ 型エミッタ領域旧
）とＰ 型ベース領域ｕｚとコレクタ領域とｕ３＋とで
構成８れ、ツェナーダイオードＤ２はＮ 型半導体領域
０４（とＰ 型半導体領域ＬＩ５１とで構成されている
。なお、谷部は点線で示すよりに配線導体で接続されて
いる。
体集積回路を示し、第３図は分圧用抵抗（７）の部分の
構成を示す。第２図に於いて１分圧用抵抗（７）は不純
物拡散によってＮ−型シリコン半導体領域（８１にＩ）
型シリコン半導体領域（９１’Ｙ設置’ｌ’ることによ
り構成され、抵抗Ｒ３も同様にＰＭ半導体領域１１０＋
で形成され、トランジスタＱ、はＮ 型エミッタ領域旧
）とＰ 型ベース領域ｕｚとコレクタ領域とｕ３＋とで
構成８れ、ツェナーダイオードＤ２はＮ 型半導体領域
０４（とＰ 型半導体領域ＬＩ５１とで構成されている
。なお、谷部は点線で示すよりに配線導体で接続されて
いる。
分圧用抵抗（７１は第３図に示′１−如く、長手のＰ型
子導体抵抗（９）の一端（Ａ１．他端（Ｂ）、及び中間
の分圧点部分乞露出させるように５ｔ（Ｊ□から成る絶
縁膜（第３図には図示せず）ＶＣ開口（１６１を設け、
半導体抵抗（９）の一端（Ａｌに第１の配線導体（１７
１を接続し、半導体抵抗（９＋の他端（Ｂｌに第２の配
ａ！導体υ〜を接続し。
子導体抵抗（９）の一端（Ａ１．他端（Ｂ）、及び中間
の分圧点部分乞露出させるように５ｔ（Ｊ□から成る絶
縁膜（第３図には図示せず）ＶＣ開口（１６１を設け、
半導体抵抗（９）の一端（Ａｌに第１の配線導体（１７
１を接続し、半導体抵抗（９＋の他端（Ｂｌに第２の配
ａ！導体υ〜を接続し。
中間の分圧点部分には長手方向に沿って一定間隔で多数
の分圧用電極（１９ａ）〜＜１９ｇ）を接続し、この多
数の分圧用電極（１９ａ）〜（１９ｇ）を共通接続１−
る第３の配線導体四を設ける。な訃、省配線［７１賭形
成する。第３図はへ一型半導体領域＋８１の上に配線導
体αηａ８１ａｏｔを直接に設けたように示されている
が、実際には第４図に示す如＜、Ｎ−型半導体領域（８
１の上に絶ｌ＆膜（２１１が設けられている。従って、
３つの配線導体αｎａＨａはＰ 型半導体抵抗（９）に
のみ接続されている。
の分圧用電極（１９ａ）〜＜１９ｇ）を接続し、この多
数の分圧用電極（１９ａ）〜（１９ｇ）を共通接続１−
る第３の配線導体四を設ける。な訃、省配線［７１賭形
成する。第３図はへ一型半導体領域＋８１の上に配線導
体αηａ８１ａｏｔを直接に設けたように示されている
が、実際には第４図に示す如＜、Ｎ−型半導体領域（８
１の上に絶ｌ＆膜（２１１が設けられている。従って、
３つの配線導体αｎａＨａはＰ 型半導体抵抗（９）に
のみ接続されている。
第３図の構成の分圧用抵抗（７）の等価回路はＲ１図及
び第２図に示す通りであり、半導体抵抗（９）の一端（
Ａ＋と第］の分圧用電極（１９ａ）との間に第】の抵抗
Ｒ１を有し、第７の分圧用電極（１９ｇ）と半導体抵抗
（９１の他端（Ｂｌとの間に第２の抵抗Ｒ３を有し、中
央の分圧点部分の６個の電極（１９ａ）〜（１９ｇ）の
相互間に６個の調整抵抗ｒを有している。６個の調整抵
抗ｒは夫々直列に接続され、７個の電極（１９ａ）〜（
１９ｇ）は共通接続されているので、第１図〜第３図の
状態では、６個の調整抵抗ｒは短絡された状態にあり１
分圧に伺ら関与していない。従って。
び第２図に示す通りであり、半導体抵抗（９）の一端（
Ａ＋と第］の分圧用電極（１９ａ）との間に第】の抵抗
Ｒ１を有し、第７の分圧用電極（１９ｇ）と半導体抵抗
（９１の他端（Ｂｌとの間に第２の抵抗Ｒ３を有し、中
央の分圧点部分の６個の電極（１９ａ）〜（１９ｇ）の
相互間に６個の調整抵抗ｒを有している。６個の調整抵
抗ｒは夫々直列に接続され、７個の電極（１９ａ）〜（
１９ｇ）は共通接続されているので、第１図〜第３図の
状態では、６個の調整抵抗ｒは短絡された状態にあり１
分圧に伺ら関与していない。従って。
２
０点の電圧は、ｖｏ・□で決定される。
Ｒ＋ ＋ Ｒ２
第１図〜第４図に示すよつｌｔｃ半導体ＩＣを構成して
分圧比Ｒ＊ ／ （Ｌ ＋ Ｒｔ ）を所望値とするこ
とが出来れば、調整が不要である。しかし、一般には所
望の分圧比を高精度に得ることは国難である。
分圧比Ｒ＊ ／ （Ｌ ＋ Ｒｔ ）を所望値とするこ
とが出来れば、調整が不要である。しかし、一般には所
望の分圧比を高精度に得ることは国難である。
このため１本実施例では第１図〜第３図に示すよ５な分
圧抵抗（７）を形成した後に、第１の配線導体（１７１
と第３の配線導体四との間の抵抗値〜。、第３の配線導
体四と第２の配線導体時との開の抵抗値ＲＢｏを測定す
るか、又は抵抗値ＲＡＯ−ＲＢｅに基づ（分圧比を測定
する。そして、所産の抵抗値又は分圧比が得られない場
合には、設計又は計算で予測可能な調整抵抗ｒの値に基
づいて抵抗値へ。
圧抵抗（７）を形成した後に、第１の配線導体（１７１
と第３の配線導体四との間の抵抗値〜。、第３の配線導
体四と第２の配線導体時との開の抵抗値ＲＢｏを測定す
るか、又は抵抗値ＲＡＯ−ＲＢｅに基づ（分圧比を測定
する。そして、所産の抵抗値又は分圧比が得られない場
合には、設計又は計算で予測可能な調整抵抗ｒの値に基
づいて抵抗値へ。
又はＲＢｏ又は分圧比の調整を行う。即ち、抵抗値ＲＡ
ＯとＲＢＣとの比ＲＡＣ！ ／ ＲＢＣ＝ （Ｒ＋ 十
ｍ ｒ ）／ （Ｒｔ ” ｎ ｒ ）（但しｍ及びｎ
は０〜６の整数１ｍ＋１≦６である）が所望値に最も近
づくｍ及びｎを計算で決定する。
ＯとＲＢＣとの比ＲＡＣ！ ／ ＲＢＣ＝ （Ｒ＋ 十
ｍ ｒ ）／ （Ｒｔ ” ｎ ｒ ）（但しｍ及びｎ
は０〜６の整数１ｍ＋１≦６である）が所望値に最も近
づくｍ及びｎを計算で決定する。
計算の結果１例えばｍ＝１．ｎ＝３とした時にＲＡｏ／
ＲＢｏが所望値に近づくことが判ったら、第５図及び兜
６図に示ｊ如く、電極（１９ａ） 、 （１９ｅ）
。
ＲＢｏが所望値に近づくことが判ったら、第５図及び兜
６図に示ｊ如く、電極（１９ａ） 、 （１９ｅ）
。
（１９ｆ）、 （１９ｇ）と第３の配線導体シＱとの間
をフォトエツチングで切断する。この結果’ ＲＡＯ／
ＲＢｅ＝ （Ｒ＋ ＋ ｒ ） ／ （Ｒｔ ＋ ３
ｒ ）となる。抵抗値ｒは製造上のバラツキが要因と
なる誤差を含むが、Ｒ，。
をフォトエツチングで切断する。この結果’ ＲＡＯ／
ＲＢｅ＝ （Ｒ＋ ＋ ｒ ） ／ （Ｒｔ ＋ ３
ｒ ）となる。抵抗値ｒは製造上のバラツキが要因と
なる誤差を含むが、Ｒ，。
Ｒ，）「であるから、その影響は小さく、ＲＡｏ／ＲＢ
Ｏを高精度に調整することが出来る。
Ｏを高精度に調整することが出来る。
上述から明らか７′ｃ′如（本実施例には次のオリ点が
ある。
ある。
杭） 不純物拡散に実質的に依存しないで、抵抗分割比
販。／ＲＢｏを調整するので、高精度、容易。
販。／ＲＢｏを調整するので、高精度、容易。
Ｒ１実、且つ低コストの調整が出来る。
（Ｂｌ 分圧点部分に多数の電極（１９ａ）〜（１９
ｇＪを配列きせるので、少ない電極数でＲＡｏ／ｌ（、
Ｂｏの大きな調整範囲を得ることが出来る。即ち、 ｎ
ＡｏをＲ，＋６ｒ’Ｊでｘｉすること、又はＲＢＯをＲ
１＋ ６ ｒ筐で調整することが出来る〇 （Ｃ１第２図の制御回路のＩＣでは端子（３フに最も高
い電位が与えられるので、Ｎ′″型半導体領域（８１と
十 Ｐ型半導体抵抗（９１及びその他のＰ型領域（１（ＩＩ
（１５１との間が逆バイアス状態となり、谷素子を分離
するための領域が不要となる。
ｇＪを配列きせるので、少ない電極数でＲＡｏ／ｌ（、
Ｂｏの大きな調整範囲を得ることが出来る。即ち、 ｎ
ＡｏをＲ，＋６ｒ’Ｊでｘｉすること、又はＲＢＯをＲ
１＋ ６ ｒ筐で調整することが出来る〇 （Ｃ１第２図の制御回路のＩＣでは端子（３フに最も高
い電位が与えられるので、Ｎ′″型半導体領域（８１と
十 Ｐ型半導体抵抗（９１及びその他のＰ型領域（１（ＩＩ
（１５１との間が逆バイアス状態となり、谷素子を分離
するための領域が不要となる。
久紀０本発明の更に別の実施例を示す第７図〜第１２図
について述べる。但し、第７図〜第】２図に於いて、第
１図〜第６図と共通する部分には同一の符号を付してそ
の説明を省Ｆ＠する。
について述べる。但し、第７図〜第】２図に於いて、第
１図〜第６図と共通する部分には同一の符号を付してそ
の説明を省Ｆ＠する。
第７図に示ｊ実施例では、抵抗Ｒ＋ 、 Ｒｚを得るた
めのＰ型領域に比較して電極（１９ａ）〜（１９ｇ）を
設けて絹整抵抗ｒを得るためのＰ 型領域の幅が広く設
定されている。このため、第３図の実施例よりも抵抗ｒ
の値な小さくすることが可能になり。
めのＰ型領域に比較して電極（１９ａ）〜（１９ｇ）を
設けて絹整抵抗ｒを得るためのＰ 型領域の幅が広く設
定されている。このため、第３図の実施例よりも抵抗ｒ
の値な小さくすることが可能になり。
調整精度を鍋めることが出来る。
第８図の実ａｉ例では、第】のＰＭ領領域９ａ）で抵抗
Ｒ＋を得、第２のＰ 型領域（９ｂ）で抵抗Ｒ７を得。
Ｒ＋を得、第２のＰ 型領域（９ｂ）で抵抗Ｒ７を得。
第３のＰ 型領域（９ｃ）で６個の抵抗ｒを得るよ５に
１分圧用千尋体抵抗が分！！＋され、これ等の間が配線
導体ｔ２２１［有］で接続されている。このように１分
ｗＯ丁ればＩＣのパターン設計が容易になり、小型化が
可能になる。
１分圧用千尋体抵抗が分！！＋され、これ等の間が配線
導体ｔ２２１［有］で接続されている。このように１分
ｗＯ丁ればＩＣのパターン設計が容易になり、小型化が
可能になる。
第９図〜第］】図の実施例では、Ｎ″型半導体領域（８
１の士に設けた５ｉｆｔから成る絶縁膜（２Ｄの上に硼
素ドープ多結晶シリコンから成る抵抗（２４ａ）（２４
ｂ）（２４ｃ）を設け、コレにより、抵抗Ｒ４、Ｒ，２
、Ｉ（３−ｒす得（いる。そして、トランジス！’Ｑｓ
、ツェナーダイオードＤ２等は第２図と同様にＮ−型半
導体領域（８＋の中に形成されｔいる。
１の士に設けた５ｉｆｔから成る絶縁膜（２Ｄの上に硼
素ドープ多結晶シリコンから成る抵抗（２４ａ）（２４
ｂ）（２４ｃ）を設け、コレにより、抵抗Ｒ４、Ｒ，２
、Ｉ（３−ｒす得（いる。そして、トランジス！’Ｑｓ
、ツェナーダイオードＤ２等は第２図と同様にＮ−型半
導体領域（８＋の中に形成されｔいる。
変形例
本発明は土述の実施例に限定σねるものでな（。
例えばθ（のよ５な変形が町籠フよものである。
（ａｌ 電＆ （１９ａ） 〜（１９ｇ）の切ｖｒヲ
フォトエッチングに限らずに、レーザ光等による溶断で
行ってもよい。ｆた。切断箇所の導体幅を狭（しておき
、大電流を流して溶断してもよい。
フォトエッチングに限らずに、レーザ光等による溶断で
行ってもよい。ｆた。切断箇所の導体幅を狭（しておき
、大電流を流して溶断してもよい。
（ｂｌ 電極（１９ａ）〜（１９ｄ）の間隔を一定し
て夫々同一の抵抗値ｒを得ることが望ましいが、一定の
規則によって電極間隔を変化させてもよい。例えば中央
に向って電極（１９ａ） （１９ｄ）の相互間隔を狭く
してもよい。
て夫々同一の抵抗値ｒを得ることが望ましいが、一定の
規則によって電極間隔を変化させてもよい。例えば中央
に向って電極（１９ａ） （１９ｄ）の相互間隔を狭く
してもよい。
（ｃｌ 第３の配線導体□□□に共通接続する電極（
１９ａ）〜（１９ｇ）の数を調整幅や′ｎ１度に応じて
種々変更しても勿論差支えない。
１９ａ）〜（１９ｇ）の数を調整幅や′ｎ１度に応じて
種々変更しても勿論差支えない。
（ｄｌ 電比レギュレータ以外にも勿論適用用能であ
る。
る。
第１図は本発明の実施例に係わる電圧レギュンータの回
路図、第２図は第１図の制御回路のＩＣ構成を説明的に
示す斜視図、第３図は第２図の分圧用抵抗を示す平面図
、第４図は第３図のＩＶ −ＩＶ線に和尚する■Ｉ而面
、第５図は第３図の分出用抵抗を調整した後の状態を示
す平面図、第６図は第５図の抵抗の等価回路図、第７図
は別の実施例の抵抗を示す平面図、第８図は更に別の実
施例の抵抗を示１一平面図、第９図は更に別の実施例の
抵抗を示す平面図、第］０図は第９図のＸ−Ｘ線の断面
図、第】１図は第９図のＸｌ−Ｘｌ線の１υＴ而図であ
る。 （７１・・・分圧用抵抗、（８１・・・Ｎ−型半導体領
域、（９）・＋ Ｐ 型半導体抵抗、 ｃＬ７ｉ・・・第】の配線導体、
Ｕ〜・・・第２の配線導体、 （１９ａ）〜（ｉ ９
ｇ）・・・電極、Ｕす・・第３の配線導体、 ＣＩ！Ｉ
し・絶縁膜。 代 理 人 高 野 則 仄手続補正書
（自発） 特許庁長官若杉和夫 殿 １、事件の表示 昭和５８ 年 特 許 願第８３７６７号２、発明の
名称 集積回路の抵抗形成方法３、 補正をする者 事件との関係 出願人 ４、代理人 ５、 補正命令の日付 自 発 （１）特許請求の範囲を別紙の通りに補正する。 （２）明細書第５頁第１１行〜同頁第１５行の１又は前
記第１ 、、、、、、、工程」を次の文章に補正する。 「との比が所望値になるように前記多数の分圧用電極か
ら選択されたものを前記第３の配線導体から切り離す工
程」 （３） 明細書第６頁第６行〜第７行の「抵抗値又は
抵抗の比の測定の結果に基づいて」を抹消する。 ２、特許請求の範囲 （１）集積回路を構成する半導体基板の中又は前記半導
体基板上の絶縁膜の上に分圧用半導体抵抗を形成する工
程と、 前記分圧用半導体抵抗の一端に第１の配線導体を接続し
、前記分圧用半導体抵抗の他端に第２の配線導体を接続
し、相互間にほぼ所定の調整抵抗が得られるように前記
分圧用半導体抵抗の分圧点部分に所定間隔で多数の分圧
用電極を設け、且つ前記多数の分圧用電極を共通接続す
るように第３の配線導体を設ける工程と、 前記第１の配線導体と前記第３の配線導体との間の第１
の抵抗値及び前記第２の配線導体と前記第３の配線導体
との間の第２の抵抗値との比が所望値になるように前記
多数の分圧用電極から選択されたものを前記第３の配線
導体から９専１４工程と を含むことを特徴とする集積回路の抵抗形成方法。 （２） 前記多数の分圧用電極は一定の間隔で配列さ
れた電極である特許請求の範囲第１項記載の集積回路の
抵抗形成方法。 （３）前記分圧用半導体抵抗は、複数の半導体抵抗を直
列に接続したものである特許請求の範囲第１項又は第２
項記載の集積回路の抵抗形成方法。
路図、第２図は第１図の制御回路のＩＣ構成を説明的に
示す斜視図、第３図は第２図の分圧用抵抗を示す平面図
、第４図は第３図のＩＶ −ＩＶ線に和尚する■Ｉ而面
、第５図は第３図の分出用抵抗を調整した後の状態を示
す平面図、第６図は第５図の抵抗の等価回路図、第７図
は別の実施例の抵抗を示す平面図、第８図は更に別の実
施例の抵抗を示１一平面図、第９図は更に別の実施例の
抵抗を示す平面図、第］０図は第９図のＸ−Ｘ線の断面
図、第】１図は第９図のＸｌ−Ｘｌ線の１υＴ而図であ
る。 （７１・・・分圧用抵抗、（８１・・・Ｎ−型半導体領
域、（９）・＋ Ｐ 型半導体抵抗、 ｃＬ７ｉ・・・第】の配線導体、
Ｕ〜・・・第２の配線導体、 （１９ａ）〜（ｉ ９
ｇ）・・・電極、Ｕす・・第３の配線導体、 ＣＩ！Ｉ
し・絶縁膜。 代 理 人 高 野 則 仄手続補正書
（自発） 特許庁長官若杉和夫 殿 １、事件の表示 昭和５８ 年 特 許 願第８３７６７号２、発明の
名称 集積回路の抵抗形成方法３、 補正をする者 事件との関係 出願人 ４、代理人 ５、 補正命令の日付 自 発 （１）特許請求の範囲を別紙の通りに補正する。 （２）明細書第５頁第１１行〜同頁第１５行の１又は前
記第１ 、、、、、、、工程」を次の文章に補正する。 「との比が所望値になるように前記多数の分圧用電極か
ら選択されたものを前記第３の配線導体から切り離す工
程」 （３） 明細書第６頁第６行〜第７行の「抵抗値又は
抵抗の比の測定の結果に基づいて」を抹消する。 ２、特許請求の範囲 （１）集積回路を構成する半導体基板の中又は前記半導
体基板上の絶縁膜の上に分圧用半導体抵抗を形成する工
程と、 前記分圧用半導体抵抗の一端に第１の配線導体を接続し
、前記分圧用半導体抵抗の他端に第２の配線導体を接続
し、相互間にほぼ所定の調整抵抗が得られるように前記
分圧用半導体抵抗の分圧点部分に所定間隔で多数の分圧
用電極を設け、且つ前記多数の分圧用電極を共通接続す
るように第３の配線導体を設ける工程と、 前記第１の配線導体と前記第３の配線導体との間の第１
の抵抗値及び前記第２の配線導体と前記第３の配線導体
との間の第２の抵抗値との比が所望値になるように前記
多数の分圧用電極から選択されたものを前記第３の配線
導体から９専１４工程と を含むことを特徴とする集積回路の抵抗形成方法。 （２） 前記多数の分圧用電極は一定の間隔で配列さ
れた電極である特許請求の範囲第１項記載の集積回路の
抵抗形成方法。 （３）前記分圧用半導体抵抗は、複数の半導体抵抗を直
列に接続したものである特許請求の範囲第１項又は第２
項記載の集積回路の抵抗形成方法。
Claims (1)
- 【特許請求の範囲】 ＋１１ 集積回路を構成する半導体基板の中又は前記
半導体基板上の絶縁膜の上に分圧用半導体抵抗を形成す
る工程と。 前記分圧用半導体抵抗の一端に第］の配線導体を接続し
、前記分圧用半導体抵抗の他＠に第２の配線導体を接続
し、相互間にほぼ所定の調整抵抗が得られるようにＭｉ
Ｊ記分正分圧用半導体抵抗圧点部分に所定間隔で多数の
分圧用電極を設け、且つ前記多数の分圧用電極を共通接
続するように第３の配線導体を設ける工程と。 前記第１の配線導体と前記第３の配線導体との間の第１
の抵抗値及びｎＩＪ記第２の配線導体と前記第３の配線
導体との間の第２の抵抗値又は前記第］及び第２の抵抗
値の比を測定する工程と。 前記第Ｊ及び第２の抵抗値又はこね等の比が所望値ｖｃ
なるように前記多数の分圧用電極から選択さねた電極と
前記第３の配線導体との間を切断する工程と を含むことを特徴とする集積回路の抵抗形成方法。 ＋２１ 前記多数の分圧用電極は一定の間隔で配列δ
れた′電極である特許請求の範囲第１項記載の集積回路
の抵抗形成方法。 （３）前記分圧用半導体抵抗は１代数の半導体抵抗を直
列に接続したものである特訂艙氷の範囲第１項又は帛２
項記載の集積回路の抵抗形成力法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8376783A JPS59208867A (ja) | 1983-05-13 | 1983-05-13 | 集積回路の抵抗形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8376783A JPS59208867A (ja) | 1983-05-13 | 1983-05-13 | 集積回路の抵抗形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59208867A true JPS59208867A (ja) | 1984-11-27 |
Family
ID=13811734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8376783A Pending JPS59208867A (ja) | 1983-05-13 | 1983-05-13 | 集積回路の抵抗形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59208867A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6318595A (ja) * | 1986-07-09 | 1988-01-26 | Toshiba Corp | 半導体集積回路 |
| JPH029160A (ja) * | 1988-06-28 | 1990-01-12 | Toshiba Corp | 半導体装置 |
| JP2005158936A (ja) * | 2003-11-25 | 2005-06-16 | Sharp Corp | 調整インピーダンス素子、半導体装置及びトリミング方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS554940A (en) * | 1978-06-26 | 1980-01-14 | Nippon Telegr & Teleph Corp <Ntt> | Semi-conductor integrated circuit |
| JPS56162859A (en) * | 1980-05-20 | 1981-12-15 | Seiko Instr & Electronics Ltd | Diffused resistance circuit |
| JPS57180157A (en) * | 1981-04-30 | 1982-11-06 | Nec Corp | Trimming resistor |
-
1983
- 1983-05-13 JP JP8376783A patent/JPS59208867A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS554940A (en) * | 1978-06-26 | 1980-01-14 | Nippon Telegr & Teleph Corp <Ntt> | Semi-conductor integrated circuit |
| JPS56162859A (en) * | 1980-05-20 | 1981-12-15 | Seiko Instr & Electronics Ltd | Diffused resistance circuit |
| JPS57180157A (en) * | 1981-04-30 | 1982-11-06 | Nec Corp | Trimming resistor |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6318595A (ja) * | 1986-07-09 | 1988-01-26 | Toshiba Corp | 半導体集積回路 |
| JPH029160A (ja) * | 1988-06-28 | 1990-01-12 | Toshiba Corp | 半導体装置 |
| JP2005158936A (ja) * | 2003-11-25 | 2005-06-16 | Sharp Corp | 調整インピーダンス素子、半導体装置及びトリミング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6351111B1 (en) | Circuits and methods for providing a current reference with a controlled temperature coefficient using a series composite resistor | |
| US5281872A (en) | Current detectable transistor having sense resistor with particular temperature coefficient | |
| JP3717388B2 (ja) | 基準電圧発生回路及びその出力値調整方法並びに電源装置 | |
| US4093907A (en) | Reference source for producing a current which is independent of temperature | |
| JPS59208867A (ja) | 集積回路の抵抗形成方法 | |
| JPH04504320A (ja) | 精密基準電圧源 | |
| US20040196073A1 (en) | Voltage detection circuit | |
| DE4213412C2 (de) | Integrierte Transistorschaltung mit Strommeßfunktion sowie Verfahren zu ihrer Herstellung | |
| JPH1051011A (ja) | モノリシック半導体集積回路 | |
| JP3173015B2 (ja) | Ｉｃ内の電子回路 | |
| JPS6245703B2 (ja) | ||
| JP2001085548A (ja) | ＢｉＣＭＯＳ素子、オペアンプ、及びＢＧＲ回路 | |
| JP3067286B2 (ja) | モノリシックフィルタ回路 | |
| US5523613A (en) | Band gap reference power supply device | |
| JPS5830151A (ja) | 半導体装置及びその製造方法 | |
| JPS62136064A (ja) | 電圧分割回路 | |
| JPS6352467A (ja) | 抵抗素子 | |
| JP2024047597A (ja) | 半導体装置 | |
| JP2780553B2 (ja) | 半導体集積回路装置 | |
| JPS63166256A (ja) | 半導体装置およびその製造方法 | |
| JPH02304964A (ja) | 半導体集積回路装置 | |
| JPH09260597A (ja) | 半導体回路および半導体回路の製造方法 | |
| JPS60254763A (ja) | 集積回路の製造方法 | |
| KR100493587B1 (ko) | 반도체장치및그제조방법 | |
| JPS59161058A (ja) | 基準電圧発生装置 |