JPS59202558A - パ−ソナルコンピユ−タにおける拡張用スロツトの切換回路 - Google Patents
パ−ソナルコンピユ−タにおける拡張用スロツトの切換回路Info
- Publication number
- JPS59202558A JPS59202558A JP7754983A JP7754983A JPS59202558A JP S59202558 A JPS59202558 A JP S59202558A JP 7754983 A JP7754983 A JP 7754983A JP 7754983 A JP7754983 A JP 7754983A JP S59202558 A JPS59202558 A JP S59202558A
- Authority
- JP
- Japan
- Prior art keywords
- slot
- page
- memory
- expansion
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は、パーソナルコンピュータにおける拡張用スロ
ットの切換回路に関する。
ットの切換回路に関する。
［背景技術］
パーソナルコンピュータの拡張用スロットに、複数の拡
張用基板を同時に挿入して制御するには、バンク切換が
行なわれている。このバンク切換は、主メモリ（本体内
のメモリ）の一部分を使用可能にしたりまたは禁止した
りすることによって、その主メモリの使用する空間を制
御するものである。
張用基板を同時に挿入して制御するには、バンク切換が
行なわれている。このバンク切換は、主メモリ（本体内
のメモリ）の一部分を使用可能にしたりまたは禁止した
りすることによって、その主メモリの使用する空間を制
御するものである。
このようにバンク切換が必要なのは、一般の８ビツトマ
イクロブＯセツサは、６４にバイトまでしかメモリを管
理（ることができず、本体内に６４にバイト分のメモリ
を有しているときは、その主メモリの一部分を使用禁止
にして、その禁止にした部分に拡張基板のメモリ空間を
割当てるようにしているからである。
イクロブＯセツサは、６４にバイトまでしかメモリを管
理（ることができず、本体内に６４にバイト分のメモリ
を有しているときは、その主メモリの一部分を使用禁止
にして、その禁止にした部分に拡張基板のメモリ空間を
割当てるようにしているからである。
このようなバンク切換としては、従来、次の方法が採用
されていた。１つの方法は、Ｉｌｏまたはメモリ空間上
のレジスタに所定の値を書き込むと、主メモリの一部が
禁止され、拡張基板上のメモリが使用可能になるように
する方法である。別の方法は、Ｉｌｏまたはメモリ空間
上のレジスタを拡張アドレスバスとして使用して切換え
る方法である。
されていた。１つの方法は、Ｉｌｏまたはメモリ空間上
のレジスタに所定の値を書き込むと、主メモリの一部が
禁止され、拡張基板上のメモリが使用可能になるように
する方法である。別の方法は、Ｉｌｏまたはメモリ空間
上のレジスタを拡張アドレスバスとして使用して切換え
る方法である。
［背景技術の問題点］
上記背景技術を用いた場合、いわゆる信号の衝突が生じ
るとい問題がある。つまり、複数の拡張用基板の間でメ
モリ領域が重複する場合があり、このときには、ＣＰＵ
が複数の拡張用基板のメモリに対して、同時に書き込み
または読み出しを行なうことになり、この場合に、信号
の衝突が生じる。これによって、正常な動作が行なわれ
ないばかりか、ハードウェアが破壊されることがあると
いう問題もある。
るとい問題がある。つまり、複数の拡張用基板の間でメ
モリ領域が重複する場合があり、このときには、ＣＰＵ
が複数の拡張用基板のメモリに対して、同時に書き込み
または読み出しを行なうことになり、この場合に、信号
の衝突が生じる。これによって、正常な動作が行なわれ
ないばかりか、ハードウェアが破壊されることがあると
いう問題もある。
また、上記の場合、複数の拡張用基板のメモリの間でメ
モリ領域が重複しないとしても、バスの信号線の数に限
界があるので、多数の拡張用基板を接続することができ
ず、この点で、拡張性が低いという問題もある。
モリ領域が重複しないとしても、バスの信号線の数に限
界があるので、多数の拡張用基板を接続することができ
ず、この点で、拡張性が低いという問題もある。
〔発明の目的］
本発明は、パーソナルコンピュータの拡張用スロットに
、複数の拡張用基板を同時に挿入した場合に、信号の衝
突が生じることがなく、また拡張性の高いパーソナルコ
ンピュータにおける拡張用スロットの切換回路を提供で
ることを目的とづるものである。
、複数の拡張用基板を同時に挿入した場合に、信号の衝
突が生じることがなく、また拡張性の高いパーソナルコ
ンピュータにおける拡張用スロットの切換回路を提供で
ることを目的とづるものである。
［発明の概要］
本発明は、主メモリ空間をたとえば４つのページに分割
し、これら各ページに対してどのスロットを割当てるか
を示すベージ割当て信号を、スロット選択用レジスタに
記憶させ、アドレス信号とそのページ割当て信号とに応
じて、いずれか１つのスロットを選択するようにしてい
る。この場合、ページごとにスロットを選択するよう［
こなっている。したがって、ＣＰＵがメモリに対して読
み込みまたは書き込みを行なうときに、レレクト信号が
供給されたスロットのメモリが選択されるものであり、
しかもそのときのアドレス信号に対応してページが特定
されるようになっている。
し、これら各ページに対してどのスロットを割当てるか
を示すベージ割当て信号を、スロット選択用レジスタに
記憶させ、アドレス信号とそのページ割当て信号とに応
じて、いずれか１つのスロットを選択するようにしてい
る。この場合、ページごとにスロットを選択するよう［
こなっている。したがって、ＣＰＵがメモリに対して読
み込みまたは書き込みを行なうときに、レレクト信号が
供給されたスロットのメモリが選択されるものであり、
しかもそのときのアドレス信号に対応してページが特定
されるようになっている。
［発明の実施例］
第１図は本発明の一実施例を示す説明図である。
拡張用のスロット１，２，３．４は、ア１；レス、デー
タ、制御信号等のバス６を介して、ＣＰｔＪ ５と接続
されている。これらスロット１〜４には、各種の拡張用
基板が接続されるが、たとえばプリンタをドライブする
プリンタ用拡張基板、フロッピーディスクをドライブす
るＦＤＣ用拡張基板またはゲーム用のカートリッジ等が
、必要に応じて装着されるようになっている。
タ、制御信号等のバス６を介して、ＣＰｔＪ ５と接続
されている。これらスロット１〜４には、各種の拡張用
基板が接続されるが、たとえばプリンタをドライブする
プリンタ用拡張基板、フロッピーディスクをドライブす
るＦＤＣ用拡張基板またはゲーム用のカートリッジ等が
、必要に応じて装着されるようになっている。
ＣＰＵ６の主メモリは、６４にバイトの容量を右し、第
２図に示づ”ように４つのページに分割され、各ページ
は１６にバイトづつ分担している。
２図に示づ”ように４つのページに分割され、各ページ
は１６にバイトづつ分担している。
つまり、ページＯはＯ〜３ＦＦＦ番地、ページ１は４０
’００〜７ＦＦＦ番地、ページ２は８０００〜ＢＦＦ
Ｆ番地、ページ３はｃｏｏｏ〜ＦＦＦＦ番地までがその
領域である。
’００〜７ＦＦＦ番地、ページ２は８０００〜ＢＦＦ
Ｆ番地、ページ３はｃｏｏｏ〜ＦＦＦＦ番地までがその
領域である。
スロット１〜４に装着される拡張用基板のメモリ容量は
、それぞれ６４にバイトであり、その６４にバイトの空
間は、ＣＰＵ５と同様に４つのページに分割されている
。つまり、スロワ１〜１のページ０．１，２．３に相当
するメモリ空間をそれぞれＳ１０．Ｓ１１．Ｓ１２．Ｓ
１３として表示してあり、スロット２，３．４について
も同様に表示しである。
、それぞれ６４にバイトであり、その６４にバイトの空
間は、ＣＰＵ５と同様に４つのページに分割されている
。つまり、スロワ１〜１のページ０．１，２．３に相当
するメモリ空間をそれぞれＳ１０．Ｓ１１．Ｓ１２．Ｓ
１３として表示してあり、スロット２，３．４について
も同様に表示しである。
また、スロット選択用レジスタ７が、スロット選択ロジ
ック８に接続されている。スロット選択用レジスタ７は
、ＣＰＵ５の各ページに対してどのスロットを割当てる
かを示すページ割当て信号を記憶するもので、２ビツト
から成るメモリ４肩１によって構成されている。つまり
、信号ｐｏｏ、、 ｐＯｌを記憶するメモリと、信号ｐ
１０．ｐＨを記憶りるメモリと、信号Ｐ２０． Ｐ２１
を記憶づるメモリと、信号Ｐ３０． Ｐ３１を記憶する
メモリとの４組のメモリから構成されている。そして、
スロット選択用レジスタ７は、ＣＰＵ５のＩ１０命令に
よって設定されるものであり、再設定されるまでは、既
に設定された値と同じ値をとるものである。
ック８に接続されている。スロット選択用レジスタ７は
、ＣＰＵ５の各ページに対してどのスロットを割当てる
かを示すページ割当て信号を記憶するもので、２ビツト
から成るメモリ４肩１によって構成されている。つまり
、信号ｐｏｏ、、 ｐＯｌを記憶するメモリと、信号ｐ
１０．ｐＨを記憶りるメモリと、信号Ｐ２０． Ｐ２１
を記憶づるメモリと、信号Ｐ３０． Ｐ３１を記憶する
メモリとの４組のメモリから構成されている。そして、
スロット選択用レジスタ７は、ＣＰＵ５のＩ１０命令に
よって設定されるものであり、再設定されるまでは、既
に設定された値と同じ値をとるものである。
スロット選択ロジック８は、アドレス信号Ａ１５゜Ａ１
４と、ページ割当て信号ＰＯυ〜ｐ３１どに応じて、ペ
ージごとに、いずれか１つのスロットに対して、セレク
ト信号ＳＬ１．ＳＬ２，８１３またはＳＬ４を供給する
ものである。ここで、アドレス信号Ａ１５．Ａ１４は１
６ビツトアドレス信号（Ａ００〜Ａ１５）の上位２ビツ
トを示すものである。セレクト信＠ＳＬＩ〜ＳＬ４は、
その信号をあるスロットが受けたときに、そのスロット
を選択するものである。そして、この選択は、ページご
とに実行されるものである。
４と、ページ割当て信号ＰＯυ〜ｐ３１どに応じて、ペ
ージごとに、いずれか１つのスロットに対して、セレク
ト信号ＳＬ１．ＳＬ２，８１３またはＳＬ４を供給する
ものである。ここで、アドレス信号Ａ１５．Ａ１４は１
６ビツトアドレス信号（Ａ００〜Ａ１５）の上位２ビツ
トを示すものである。セレクト信＠ＳＬＩ〜ＳＬ４は、
その信号をあるスロットが受けたときに、そのスロット
を選択するものである。そして、この選択は、ページご
とに実行されるものである。
スロット選択用ロジック８の真理値表を第３図に示しで
ある。図中、「−」で示したものは、「０」よたは「１
」のうちの任意の信号を示したものである。
ある。図中、「−」で示したものは、「０」よたは「１
」のうちの任意の信号を示したものである。
次に、上記実施例の動作について説明する。
まず、スロット１〜４にそれぞれ拡張用基板が挿入され
ていたとする。そして、第４図に示すような状態に向け
て、スロットを選択する場合について説明する。この第
４図は、ＣＰＵ５のページ０．１，２．３のそれぞれに
、３２０．８１１．’ ３４２゜３３３が選択されるよ
うになっている。このようにするには、まず、スロット
２におけるページＯのメモリ空間Ｓ２０が、ＣＰＵ５の
ページＯに割当てられている。ページＯを問題にしてい
るのであるから、第３図に示した真理値表において、ア
ドレス信号Ａ１５． Ａ１４はともにｒＯＪである。そ
して、そのときに、スロット２が選択されているのであ
るから、セレクト信号ＳＬ２のみが１１」になる必要が
ある。したがって、この場合、ベージ割当て信号ｐｒｏ
、 ｐｏｌを、それぞれｒｏｊ、 「ｉｌにすればよ
いのである。
ていたとする。そして、第４図に示すような状態に向け
て、スロットを選択する場合について説明する。この第
４図は、ＣＰＵ５のページ０．１，２．３のそれぞれに
、３２０．８１１．’ ３４２゜３３３が選択されるよ
うになっている。このようにするには、まず、スロット
２におけるページＯのメモリ空間Ｓ２０が、ＣＰＵ５の
ページＯに割当てられている。ページＯを問題にしてい
るのであるから、第３図に示した真理値表において、ア
ドレス信号Ａ１５． Ａ１４はともにｒＯＪである。そ
して、そのときに、スロット２が選択されているのであ
るから、セレクト信号ＳＬ２のみが１１」になる必要が
ある。したがって、この場合、ベージ割当て信号ｐｒｏ
、 ｐｏｌを、それぞれｒｏｊ、 「ｉｌにすればよ
いのである。
次に、スロワ１〜１におけるページ１のメモリ空間８１
１が、ＣＰＵ５のページ１に割当てられている。ページ
１を問題にしているのであるから、第３図に示した真理
値表において、アドレス信号Ａ１５、’ Ａ １４はそ
れぞれｒＯＪ、ｒｌＪである。そして、そのときに、ス
ロット１が選択されているのであるから、セレクト信号
ＳＬ１のみが「１」になる必要がある。したがって、こ
の場合、ページ割当て信号ＰＩＯ，Ｐｌｌを、ともにｒ
ＯＪにすればよい。
１が、ＣＰＵ５のページ１に割当てられている。ページ
１を問題にしているのであるから、第３図に示した真理
値表において、アドレス信号Ａ１５、’ Ａ １４はそ
れぞれｒＯＪ、ｒｌＪである。そして、そのときに、ス
ロット１が選択されているのであるから、セレクト信号
ＳＬ１のみが「１」になる必要がある。したがって、こ
の場合、ページ割当て信号ＰＩＯ，Ｐｌｌを、ともにｒ
ＯＪにすればよい。
同様にして、メモリ空間Ｓ４２がＣＰＵに割当てられて
いる場合には、アドレス信号Ａ１５． Ａ１４はそれぞ
れｒｌＪ、ｒＯＪであり、ページ割当て信号Ｐ２０．
Ｐ２１を、ともに「１」にすればよい。また同様にして
、メモリ空間８３３がＣＰＵに割当てられている場合に
は、アドレス信＠Ａ１５． Ａ１４はともに「１」であ
り、ページ割当て信号ｐ３０． Ｐ３１を、それぞれｒ
ＯＪ、ＮＪにすればよい。
いる場合には、アドレス信号Ａ１５． Ａ１４はそれぞ
れｒｌＪ、ｒＯＪであり、ページ割当て信号Ｐ２０．
Ｐ２１を、ともに「１」にすればよい。また同様にして
、メモリ空間８３３がＣＰＵに割当てられている場合に
は、アドレス信＠Ａ１５． Ａ１４はともに「１」であ
り、ページ割当て信号ｐ３０． Ｐ３１を、それぞれｒ
ＯＪ、ＮＪにすればよい。
上記のようにスロット選択用レジスタ７が設定されてい
ると、ページ１．２．３．４に対して、それぞれセレク
ト信号ＳＬ２．ＳＬ１．ＳＬ４゜ＳＬ３が発生するので
、それぞれスロット２，１゜４．３が選択される。そし
て、これらの選択が行なわれているときには、他のスロ
ットは選択されないので、信号の衝突は絶対に生じない
。つまり、バンク切換に際しては、物理的な場所、すな
わちスロット位置に従ってスロットを選択するようにし
ているのぐ、複数のスロットが同時にアクセスされるこ
とがなく、したがって、同一アドレスを有するプログラ
ムにでも信号の衝突がなく、実行することができるとい
う利点を有する。このために、所期のプログラムは正常
に実行され、ハードウェアが破壊される心配もない。
ると、ページ１．２．３．４に対して、それぞれセレク
ト信号ＳＬ２．ＳＬ１．ＳＬ４゜ＳＬ３が発生するので
、それぞれスロット２，１゜４．３が選択される。そし
て、これらの選択が行なわれているときには、他のスロ
ットは選択されないので、信号の衝突は絶対に生じない
。つまり、バンク切換に際しては、物理的な場所、すな
わちスロット位置に従ってスロットを選択するようにし
ているのぐ、複数のスロットが同時にアクセスされるこ
とがなく、したがって、同一アドレスを有するプログラ
ムにでも信号の衝突がなく、実行することができるとい
う利点を有する。このために、所期のプログラムは正常
に実行され、ハードウェアが破壊される心配もない。
一方、複数のスロット相互間において、同一アドレスを
有するプログラムであっても信号の衝突がなく、しかも
、スロットの数が多くなっても、バスの信号線の数を増
加り−る必要がないことから、理論的には、多数のスロ
ットを設りることが可能であるので、その拡張性が高い
という利点を右ツる。
有するプログラムであっても信号の衝突がなく、しかも
、スロットの数が多くなっても、バスの信号線の数を増
加り−る必要がないことから、理論的には、多数のスロ
ットを設りることが可能であるので、その拡張性が高い
という利点を右ツる。
なお、主メモリ空間を６４にバイト以外の大きさのもの
としてもよく、その主メモリ空間を４つ以外の数で分割
してもよく、拡張するスロットの数は上記実施例と異な
る数でもよい。スロット数を変えた場合、そのスロット
の数に応じて、スロット選択用レジスタ７におけるペー
ジ割当て信号の数、すなわち、レジスタの容旬も異なる
。また、スロツ１〜選択ロジック８は、一種のセレクタ
であるので、これをセレクタという広い概念で古い代え
てもよく、この場合そのセレクタとしては、他の回路を
使用してもよく、たとえばＴＴＬで構成した回路を使用
づるようにしてもＪζい。
としてもよく、その主メモリ空間を４つ以外の数で分割
してもよく、拡張するスロットの数は上記実施例と異な
る数でもよい。スロット数を変えた場合、そのスロット
の数に応じて、スロット選択用レジスタ７におけるペー
ジ割当て信号の数、すなわち、レジスタの容旬も異なる
。また、スロツ１〜選択ロジック８は、一種のセレクタ
であるので、これをセレクタという広い概念で古い代え
てもよく、この場合そのセレクタとしては、他の回路を
使用してもよく、たとえばＴＴＬで構成した回路を使用
づるようにしてもＪζい。
更に進んだものとしては、次のものが考えられる。すな
わち、任意のスロワ１〜に拡張用基板を挿入し電源を投
入したときに、各スロットに現在どの拡張用基板が挿入
されているかをＣＰＵ５が調べ、その状態をメモリに記
憶し、その状態に応じて、各ページごとに適切なメモリ
の選択を行なうようしてもよい。このような考えに基づ
いてプログラムを組めば、上記のことが実現できる。こ
のようにすれば−１どの拡張用基板を、どの位置にある
スロットに挿入しても正常に作動することになり、ユー
ザにとって非常に使い易いコンピュータとなる。
わち、任意のスロワ１〜に拡張用基板を挿入し電源を投
入したときに、各スロットに現在どの拡張用基板が挿入
されているかをＣＰＵ５が調べ、その状態をメモリに記
憶し、その状態に応じて、各ページごとに適切なメモリ
の選択を行なうようしてもよい。このような考えに基づ
いてプログラムを組めば、上記のことが実現できる。こ
のようにすれば−１どの拡張用基板を、どの位置にある
スロットに挿入しても正常に作動することになり、ユー
ザにとって非常に使い易いコンピュータとなる。
上記のように本発明は、パーソナルコンピュータの拡張
用スロットに、複数の拡張用基板を同時に挿入した場合
に、信号の衝突が生じることがなく、また拡張性の高い
パーソナルコンピュータを提供することができるという
効果を有する。
用スロットに、複数の拡張用基板を同時に挿入した場合
に、信号の衝突が生じることがなく、また拡張性の高い
パーソナルコンピュータを提供することができるという
効果を有する。
第１図は本発明の一実施例を示す説明図、第２図は上記
実施例における各メモリ空間を示づ図、第３図は上記実
施例におけるスロツ１−選択ロシックの真理値表を示す
図表゛、第４図は上記実施例の動作の説明図である。 １〜４・・・スロット、５・・・ＣＰＵ、６・・・ハス
、７・・・スロット選択用レジスタ、８・・・スロット
選択口・シック
実施例における各メモリ空間を示づ図、第３図は上記実
施例におけるスロツ１−選択ロシックの真理値表を示す
図表゛、第４図は上記実施例の動作の説明図である。 １〜４・・・スロット、５・・・ＣＰＵ、６・・・ハス
、７・・・スロット選択用レジスタ、８・・・スロット
選択口・シック
Claims (1)
- 主メモリ空間を複数のページに分割した場合に、これら
各ページに対してどのスロットを割当てるかを示すペー
ジ割当て信号を記憶するスロット選択用レジスタと、ア
ドレス信号と前記ページ割当て（ｌとに応じて、前記ペ
ージごとにいずれか１つのスロットに対して、前記スロ
ットを選択するセレクト信号を供給するセレクタとで構
成され、ＣＰＵがメモリに対して読み込みまたは書き込
みを行なうときに、当該アドレス信号に対応するページ
に関ししかも、セレクト信号が供給されたスロットのメ
モリが選択されることを特徴とするパーソナルコンピュ
ータにおける拡張用スロットの切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7754983A JPS59202558A (ja) | 1983-05-04 | 1983-05-04 | パ−ソナルコンピユ−タにおける拡張用スロツトの切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7754983A JPS59202558A (ja) | 1983-05-04 | 1983-05-04 | パ−ソナルコンピユ−タにおける拡張用スロツトの切換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59202558A true JPS59202558A (ja) | 1984-11-16 |
Family
ID=13637090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7754983A Pending JPS59202558A (ja) | 1983-05-04 | 1983-05-04 | パ−ソナルコンピユ−タにおける拡張用スロツトの切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59202558A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61288241A (ja) * | 1985-06-17 | 1986-12-18 | Fujitsu Ltd | メモリ拡張方式 |
| JPS62146192U (ja) * | 1986-03-10 | 1987-09-16 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5667464A (en) * | 1979-11-08 | 1981-06-06 | Yokogawa Hokushin Electric Corp | System with memory device |
| JPS578861A (en) * | 1980-06-20 | 1982-01-18 | Hitachi Ltd | Microprocessor system |
-
1983
- 1983-05-04 JP JP7754983A patent/JPS59202558A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5667464A (en) * | 1979-11-08 | 1981-06-06 | Yokogawa Hokushin Electric Corp | System with memory device |
| JPS578861A (en) * | 1980-06-20 | 1982-01-18 | Hitachi Ltd | Microprocessor system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61288241A (ja) * | 1985-06-17 | 1986-12-18 | Fujitsu Ltd | メモリ拡張方式 |
| JPS62146192U (ja) * | 1986-03-10 | 1987-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4340932A (en) | Dual mapping memory expansion unit | |
| US4075686A (en) | Input/output cache system including bypass capability | |
| US3786432A (en) | Push-pop memory stack having reach down mode and improved means for processing double-word items | |
| US5666515A (en) | Information processing system having multiple modules and a memory on a bus, where any module can lock an addressable portion of the memory by sending retry signals to other modules that try to read at the locked address | |
| GB1461245A (en) | Reliability of random access memory systems | |
| US6601130B1 (en) | Memory interface unit with programmable strobes to select different memory devices | |
| US5060186A (en) | High-capacity memory having extended addressing capacity in a multiprocessing system | |
| US4318175A (en) | Addressing means for random access memory system | |
| CN108139989B (zh) | 配备有存储器中的处理和窄访问端口的计算机设备 | |
| JPS61211758A (ja) | マルチ・プロセツサ・システム | |
| US10776280B1 (en) | Data storage device and method for updating logical-to-physical mapping table | |
| US5127096A (en) | Information processor operative both in direct mapping and in bank mapping, and the method of switching the mapping schemes | |
| JPS59202558A (ja) | パ−ソナルコンピユ−タにおける拡張用スロツトの切換回路 | |
| JPS5844263B2 (ja) | 記憶制御回路 | |
| US4628450A (en) | Data processing system having a local memory which does not use a directory device with distributed resident programs and a method therefor | |
| JPS59116866A (ja) | 計算機システムの記憶装置 | |
| JPS60205644A (ja) | メモリアドレス拡張方式 | |
| JPS5928287A (ja) | キヤツシユバツフア制御装置 | |
| JP2954988B2 (ja) | 情報処理装置 | |
| JPS5827254A (ja) | デ−タ処理装置 | |
| JPS58201157A (ja) | バンクメモリの制御回路 | |
| JPS6095656A (ja) | 仮想空間の拡張方式 | |
| JPS58168166A (ja) | メモリ拡張方式 | |
| JPS5821306B2 (ja) | アドレス変換機能を持つたデ−タ処理装置 | |
| JPS62151955A (ja) | メモリアドレツシング方式 |