JPS5920201B2 - 高平衡回路 - Google Patents
高平衡回路Info
- Publication number
- JPS5920201B2 JPS5920201B2 JP50009701A JP970175A JPS5920201B2 JP S5920201 B2 JPS5920201 B2 JP S5920201B2 JP 50009701 A JP50009701 A JP 50009701A JP 970175 A JP970175 A JP 970175A JP S5920201 B2 JPS5920201 B2 JP S5920201B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- collector
- whose
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplitude Modulation (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は平衡回路に関し、特に高い平衡度を有する回路
に関するものである。
に関するものである。
従来二重平衡回路はアナログ乗算器や各種の変調器ある
いは復調器に広（用いられている。
いは復調器に広（用いられている。
しかしこの回路を集積回路として製造した場合は、後で
説明するように、対のトランジスタの特性が必ずしも一
致しないので、ベース・エミッタ間電圧ＶＢＥにオフセ
ット電圧が生じ、このため各種の不平衡あるいは非直線
性など望ましくない結果を生じる。
説明するように、対のトランジスタの特性が必ずしも一
致しないので、ベース・エミッタ間電圧ＶＢＥにオフセ
ット電圧が生じ、このため各種の不平衡あるいは非直線
性など望ましくない結果を生じる。
したがって本発明の目的は、平衡回路の対のトランジス
タの特性が若干違っていても前記オフセット電圧を生じ
ないような平衡回路を提供することにある。
タの特性が若干違っていても前記オフセット電圧を生じ
ないような平衡回路を提供することにある。
本発明の高平衡回路は、差動的に配置された第２の組の
トランジスタ対を構成する第３および第４のトランジス
タ（ＡおよびＢであられすこともある、以下同様）と、
差動的に配置された第３の組のトランジスタ対を構成す
る第５および第６のトランジスタＣ，Ｄと、一端を前記
第３および第６のトランジスタＡ、Ｄの各ベースに共通
に接続し他端を前記第４および第５のトランジスタＢ。
トランジスタ対を構成する第３および第４のトランジス
タ（ＡおよびＢであられすこともある、以下同様）と、
差動的に配置された第３の組のトランジスタ対を構成す
る第５および第６のトランジスタＣ，Ｄと、一端を前記
第３および第６のトランジスタＡ、Ｄの各ベースに共通
に接続し他端を前記第４および第５のトランジスタＢ。
Ｃの各ベースに共通に接続した第２の信号源あるいは直
流電圧であるような電圧源と、エミッタがそれぞれ前記
第３のトランジスタＡと第６のトランジスタＤのコレク
タに接続されベースが互いに接続された第４の組のトラ
ンジスタ対を構成する第７および第８のトランジスタＥ
、Ｆを含み、これら第７および第８のトランジスタの一
方または両方のコレクタから出力をとり出すようにした
平衡度の高い回路である。
流電圧であるような電圧源と、エミッタがそれぞれ前記
第３のトランジスタＡと第６のトランジスタＤのコレク
タに接続されベースが互いに接続された第４の組のトラ
ンジスタ対を構成する第７および第８のトランジスタＥ
、Ｆを含み、これら第７および第８のトランジスタの一
方または両方のコレクタから出力をとり出すようにした
平衡度の高い回路である。
次に図面を参照して詳しく説明する。
第１図は従来の３組のトランジスタ対を有する二重平衡
回路を示したもので、第１の組のトランジスタ対を構成
する第１のトランジスタ１および第２のトランジスタ２
のコレクタには、第２の組のトランジスタ対を構成する
第３のトランジスタ３と第４のトランジスタ４の各エミ
ッタが接続されており、同様に第２のトランジスタ２の
コレクタには第３の組のトランジスタ対を構成する第５
のトランジスタ５および第６のトランジスタ６が接続さ
れている。
回路を示したもので、第１の組のトランジスタ対を構成
する第１のトランジスタ１および第２のトランジスタ２
のコレクタには、第２の組のトランジスタ対を構成する
第３のトランジスタ３と第４のトランジスタ４の各エミ
ッタが接続されており、同様に第２のトランジスタ２の
コレクタには第３の組のトランジスタ対を構成する第５
のトランジスタ５および第６のトランジスタ６が接続さ
れている。
第１の信号源１１からの信号は、交流結合コンデンサ１
２および負荷抵抗１３から成る入力回路を通り、定電流
源１４およびバイアス電源１５により第１および第２の
トランジスタのコレクタ電流を変化させて次のトランジ
スタ対への信号源となり、更にバイアス電源１６で固定
された第２の信号源１γからの信号は第３〜６の４つの
トランジスタのコレクタ電流を変化させ、その変化を負
荷抵抗１８および１９によって検出すれば、出力端子２
０には２つの信号源１１および１７からの２つの信号に
よって変化する出力電圧が生じるような構成になってお
り、アナログ乗算器、スイッチング回路、各種変調器お
よび復調器などに広く用いられていて、実用的にすぐれ
た性能を示している。
２および負荷抵抗１３から成る入力回路を通り、定電流
源１４およびバイアス電源１５により第１および第２の
トランジスタのコレクタ電流を変化させて次のトランジ
スタ対への信号源となり、更にバイアス電源１６で固定
された第２の信号源１γからの信号は第３〜６の４つの
トランジスタのコレクタ電流を変化させ、その変化を負
荷抵抗１８および１９によって検出すれば、出力端子２
０には２つの信号源１１および１７からの２つの信号に
よって変化する出力電圧が生じるような構成になってお
り、アナログ乗算器、スイッチング回路、各種変調器お
よび復調器などに広く用いられていて、実用的にすぐれ
た性能を示している。
しかし乍ら上記の性能は、いずれのトランジスタ対もそ
れを構成するトランジスタの特性が一致するよう厳しく
選択することによってはじめて実現されているものであ
って、この回路を集積回路素子として製造すると事情は
一変する。
れを構成するトランジスタの特性が一致するよう厳しく
選択することによってはじめて実現されているものであ
って、この回路を集積回路素子として製造すると事情は
一変する。
すなわち製造条件を同じにしても出来上った対のトラン
ジスタの特性は必ずしも同じではなく、その差異が回路
の不平衡あるいは非直線性をもたらすようになる。
ジスタの特性は必ずしも同じではなく、その差異が回路
の不平衡あるいは非直線性をもたらすようになる。
その主たる原因は、対に構成しているトランジスタのコ
レクタ・エミッタ間電圧ＶＣＥが回路上異なり、これに
依存するペース・エミッタ間電圧ＶＢＥが異なってオフ
セット電圧が生じるためである。
レクタ・エミッタ間電圧ＶＣＥが回路上異なり、これに
依存するペース・エミッタ間電圧ＶＢＥが異なってオフ
セット電圧が生じるためである。
たとえばＦＭマルチプレックス復調器のように出力端子
に直流的に直結された後段増幅器のある装置では、左右
チャンネル間にアンバランスが生じ、また疑似検波器と
して利用した場合は、弱入力における非直線性などで許
容し難い現象を呈する。
に直流的に直結された後段増幅器のある装置では、左右
チャンネル間にアンバランスが生じ、また疑似検波器と
して利用した場合は、弱入力における非直線性などで許
容し難い現象を呈する。
なお負荷抵抗１８は必ずしもなくてよいものであるが、
回路構成上コレクタ・エミッタ間電圧ＶＣＥを等しくす
るためこれを挿入する場合、増幅度を増す目的で抵抗値
を大きくすると、抵抗値の精度、素子面積の拡大などで
制限があり好ましくない。
回路構成上コレクタ・エミッタ間電圧ＶＣＥを等しくす
るためこれを挿入する場合、増幅度を増す目的で抵抗値
を大きくすると、抵抗値の精度、素子面積の拡大などで
制限があり好ましくない。
第２図は本発明の一実施例を示したもので、この平衡回
路は、第１の差動増幅部を構成する第３および第４のト
ランジスタＡおよびＢの対と、第２の差動増幅部を構成
する第５および第６のトランジスタＣおよびＤの対を有
しているという点で第１図に示した従来例と同じである
が、この従来例と異なる主な点は、第４の組のトランジ
スタ対を構成する第７および第８のトランジスタ７およ
び８（Ｅ、Ｆ）を加え、さらにこれら２つのトランジス
タのベースを直結してバイアス電源２１で固定したこと
である。
路は、第１の差動増幅部を構成する第３および第４のト
ランジスタＡおよびＢの対と、第２の差動増幅部を構成
する第５および第６のトランジスタＣおよびＤの対を有
しているという点で第１図に示した従来例と同じである
が、この従来例と異なる主な点は、第４の組のトランジ
スタ対を構成する第７および第８のトランジスタ７およ
び８（Ｅ、Ｆ）を加え、さらにこれら２つのトランジス
タのベースを直結してバイアス電源２１で固定したこと
である。
これによってトランジスタ３〜６のコレクタ・エミッタ
間電圧Ｖ。
間電圧Ｖ。
０はバイアス電源１６と２１の差電圧すなわち一定の電
圧となり、さきに述べた好ましくないオフセット電圧は
小さくなる。
圧となり、さきに述べた好ましくないオフセット電圧は
小さくなる。
したがって出力端子２２の偏差が小さくなり、前述の各
種応用機器に適用すれば平衡度の高い効果が得られる。
種応用機器に適用すれば平衡度の高い効果が得られる。
第３図は本発明の他の実施例を示したもので、この利得
制御回路においては第１の組のトランジスタ対を構成す
るトランジスタ１および２のエミッタ側が、第２図のよ
うな定電流源１４を有せず、それぞれ抵抗２３および２
４を通して接地されており、また第２図の第２の信号源
１７０代りに調整可能な直流電源２５が用いられている
ことである。
制御回路においては第１の組のトランジスタ対を構成す
るトランジスタ１および２のエミッタ側が、第２図のよ
うな定電流源１４を有せず、それぞれ抵抗２３および２
４を通して接地されており、また第２図の第２の信号源
１７０代りに調整可能な直流電源２５が用いられている
ことである。
この装置においては、第１の信号源１１からの交流信号
の利得は調整可能な直流電源２５によって減衰させられ
る。
の利得は調整可能な直流電源２５によって減衰させられ
る。
この回路ではトランジスタγおよび８のベース電位は特
にバイアス電源を設けることなく出力端子２２に直接接
続しであるが、直流的には負荷抵抗２６の直流電圧は一
定であってトランジスタ３〜６のコレクタ電位は等しく
なるため、平衡度は第２図の場合と同程度で出力電圧の
変動の少ない利得制御回路が得られる。
にバイアス電源を設けることなく出力端子２２に直接接
続しであるが、直流的には負荷抵抗２６の直流電圧は一
定であってトランジスタ３〜６のコレクタ電位は等しく
なるため、平衡度は第２図の場合と同程度で出力電圧の
変動の少ない利得制御回路が得られる。
なおトランジスタγのコレクタ側からも交流出力が得ら
れるよう抵抗および出力端子（図には示していない）を
設ければ、その交流出力を利用して遅延型利得制御を他
の回路に施すことが出来る。
れるよう抵抗および出力端子（図には示していない）を
設ければ、その交流出力を利用して遅延型利得制御を他
の回路に施すことが出来る。
第４図は映像中間周波増幅器などに用いる本発明を実施
した利得制御差動増幅器の一例を示したもので、第１の
信号源からの信号を受けたトランジスタ１および２は第
２図の場合と異なって差動的に動作し、トランジスタ１
のコレクタ電流がトランジスタ３と４に流れる割合およ
びトランジスタ２のコレクタ電流がトランジスタ５と６
に流れる割合が共に直流電源２５で変化し、トランジス
タ８のコレクタからの出力端子２２と、トランジスタ７
のコレクタと抵抗２７の中間からとり出した他の出力端
子２８とから２つの出力が差動的に取出され、図には示
してないが次段に直結できるようになっている。
した利得制御差動増幅器の一例を示したもので、第１の
信号源からの信号を受けたトランジスタ１および２は第
２図の場合と異なって差動的に動作し、トランジスタ１
のコレクタ電流がトランジスタ３と４に流れる割合およ
びトランジスタ２のコレクタ電流がトランジスタ５と６
に流れる割合が共に直流電源２５で変化し、トランジス
タ８のコレクタからの出力端子２２と、トランジスタ７
のコレクタと抵抗２７の中間からとり出した他の出力端
子２８とから２つの出力が差動的に取出され、図には示
してないが次段に直結できるようになっている。
この実施例においては、トランジスタ４と５のコレクタ
電圧が同じであることは従来と同じであるが、その上本
発明において特に設けたトランジスタ７および８のベー
スを直結してトランジスタ３と６のコレクタ電圧を等し
くしたので、これによってトランジスタ３と４およびト
ランジスタ５と６は、コレクタ・エミッタ間電圧ＶＣＥ
に関してはトランジスタ対として全く同じ状態になっ
ている。
電圧が同じであることは従来と同じであるが、その上本
発明において特に設けたトランジスタ７および８のベー
スを直結してトランジスタ３と６のコレクタ電圧を等し
くしたので、これによってトランジスタ３と４およびト
ランジスタ５と６は、コレクタ・エミッタ間電圧ＶＣＥ
に関してはトランジスタ対として全く同じ状態になっ
ている。
したがってコレクタ電流の両トランジスタ対における配
分比は安定して等しくなり、無信号時の負荷１８および
１９の直流電圧は等しくなるので、回路として高い平衡
度が保たれる。
分比は安定して等しくなり、無信号時の負荷１８および
１９の直流電圧は等しくなるので、回路として高い平衡
度が保たれる。
従来装置においてはベースが同電位のトランジスタ７と
８がなかったので、トランジスタ３〜６の特性の集積回
路の場合に生じる不一致により、トランジスタ３と４の
コレクタ電流配分比とトランジスタ５と６のコレクタ電
流配分比が等しくなくなり、出力の直流電圧が相殺でき
ずに次段の動作点を外れてしまうこともある欠点があっ
た。
８がなかったので、トランジスタ３〜６の特性の集積回
路の場合に生じる不一致により、トランジスタ３と４の
コレクタ電流配分比とトランジスタ５と６のコレクタ電
流配分比が等しくなくなり、出力の直流電圧が相殺でき
ずに次段の動作点を外れてしまうこともある欠点があっ
た。
なおトランジスタ４と５のコレクタ電圧を決める電源２
９はトランジスタ７と８のコレクタ電源３０と共用して
も差支えない。
９はトランジスタ７と８のコレクタ電源３０と共用して
も差支えない。
第５図は第４図の利得制御差動増幅器に更にトランジス
タ９を附加してトランジスタ３〜６の各コレクタ電圧を
みな等しくし、平衡度を一層向上させたものである。
タ９を附加してトランジスタ３〜６の各コレクタ電圧を
みな等しくし、平衡度を一層向上させたものである。
以上のようにいずれの場合も第４の組のトランジスタ対
を附加することに平衡度の高い回路を得ることができる
。
を附加することに平衡度の高い回路を得ることができる
。
なお集積回路でない場合でも前記１〜８の各トランジス
タの選択の基準が緩やかとなり、実用的に極めて有効で
ある。
タの選択の基準が緩やかとなり、実用的に極めて有効で
ある。
第１図は従来の３組のトランジスタ対を有する平衡回路
図、第２図は本発明の実施例の平衡回路図、第３図は本
発明の他の実施例の利得制御回路図、第４図は本発明の
更に他の実施例の利得制御差動増幅器の図、第５図は第
４図のものを更に改良した利得制御差動増幅器を示す。 記号の説明：１〜８は２つづつ組になった第１〜８のト
ランジスタ、９は第９のトランジスタ、１１は第１の信
号源、１７は第２の信号源、２０は出力端子、２５は直
流電源、２８は他の出力端子を示す。
図、第２図は本発明の実施例の平衡回路図、第３図は本
発明の他の実施例の利得制御回路図、第４図は本発明の
更に他の実施例の利得制御差動増幅器の図、第５図は第
４図のものを更に改良した利得制御差動増幅器を示す。 記号の説明：１〜８は２つづつ組になった第１〜８のト
ランジスタ、９は第９のトランジスタ、１１は第１の信
号源、１７は第２の信号源、２０は出力端子、２５は直
流電源、２８は他の出力端子を示す。
Claims (1)
- １ 第１の入力信号がベースに供給される第１のトラン
ジスタと、該第１のトランジスタへ差動接続された第２
のトランジスタと、前記第１のトランジスタの出力がエ
ミッタに供給される第３のトランジスタと、第２の入力
信号がベースに供給されると共に前記第３のトランジス
タへ差動接続された第４のトランジスタと、前記第２の
入力信号がベースに供給されると共にコレクタが前記第
３のトランジスタのコレクタへ接続された第５のトラン
ジスタと、前記第２のトランジスタの出力がエミッタに
供給されると共に前記第５のトランジスタへ差動接続さ
れかつコレクタが前記第４のトランジスタのコレクタへ
接続された第６のトランジスタと、前記第３９トランジ
スタのコレクタにエミッタが接続されると共にベースへ
バイアス電圧が供給された第７のトランジスタと、前記
第６のトランジスタのコレクタへエミッタが接続される
と共にベースが前記第７のトランジスタのベースへ接続
された第８の十うンジスタと、前記第７および第８のト
ランジスタの少なくとも一方のコレクタに接続された負
荷抵抗器とを有し、該負荷抵抗器から出力信号を得ると
共に次段への直流バイアス電圧を得ることを特徴とする
高平衡回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50009701A JPS5920201B2 (ja) | 1975-01-24 | 1975-01-24 | 高平衡回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50009701A JPS5920201B2 (ja) | 1975-01-24 | 1975-01-24 | 高平衡回路 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7694082A Division JPS581309A (ja) | 1982-05-07 | 1982-05-07 | 利得制御回路 |
| JP7693982A Division JPS581308A (ja) | 1982-05-07 | 1982-05-07 | 利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5185353A JPS5185353A (ja) | 1976-07-26 |
| JPS5920201B2 true JPS5920201B2 (ja) | 1984-05-11 |
Family
ID=11727523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50009701A Expired JPS5920201B2 (ja) | 1975-01-24 | 1975-01-24 | 高平衡回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5920201B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140707A (en) * | 1980-04-02 | 1981-11-04 | Nec Corp | Phase comparator |
| JPS5780807A (en) * | 1980-11-06 | 1982-05-20 | Pioneer Electronic Corp | Am wave-detecting circuit having agc function |
| JPS5780815A (en) * | 1980-11-07 | 1982-05-20 | Pioneer Electronic Corp | Am wave detecting circuit having agc function |
| JPS57118410A (en) * | 1981-01-13 | 1982-07-23 | Mitsubishi Electric Corp | Gain control circuit |
| JPS57207406A (en) * | 1981-06-16 | 1982-12-20 | Toshiba Corp | Differential ampliying circuit |
| JPH0969730A (ja) * | 1995-08-30 | 1997-03-11 | Nec Corp | 周波数ミキサ回路 |
-
1975
- 1975-01-24 JP JP50009701A patent/JPS5920201B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5185353A (ja) | 1976-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0129473B1 (ko) | 차동 입력 회로 | |
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| US5587689A (en) | Voltage controlled amplifier with a negative resistance circuit for reducing non-linearity distortion | |
| EP0004099A1 (en) | Electrically variable impedance circuit | |
| JPH0121642B2 (ja) | ||
| US4458211A (en) | Integrable signal-processing semiconductor circuit | |
| JPH0626290B2 (ja) | 差動増幅器 | |
| JPS5920201B2 (ja) | 高平衡回路 | |
| JPH0766643A (ja) | 電圧−電流変換器 | |
| JPS6333727B2 (ja) | ||
| US4431970A (en) | Quadrature detector using a double balanced differential circuit and a constant current circuit | |
| US4794348A (en) | Linear wideband differential amplifier and method for linearizing the same | |
| US4385364A (en) | Electronic gain control circuit | |
| US4030044A (en) | Monolithic amplifier having a balanced, double-to-single ended converter | |
| JPH09331220A (ja) | 利得可変増幅器 | |
| JPH02889B2 (ja) | ||
| KR100195320B1 (ko) | 지연회로 | |
| JPS624038B2 (ja) | ||
| JPH0462608B2 (ja) | ||
| JPH0870223A (ja) | オフセットキャンセル回路 | |
| JPH06120747A (ja) | 差動増幅器 | |
| JPH01126816A (ja) | 広帯域可変利得増幅回路 | |
| JP2523988B2 (ja) | 直角検波装置 | |
| JPH0513051Y2 (ja) | ||
| JPS6276308A (ja) | 利得制御回路 |