JPS59195817A - 複合部品 - Google Patents
複合部品Info
- Publication number
- JPS59195817A JPS59195817A JP6946083A JP6946083A JPS59195817A JP S59195817 A JPS59195817 A JP S59195817A JP 6946083 A JP6946083 A JP 6946083A JP 6946083 A JP6946083 A JP 6946083A JP S59195817 A JPS59195817 A JP S59195817A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- present
- sheets
- holes
- circuit block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、複合部品に関し、特に固定抵抗器をセラミッ
ク基板中に内蔵した複合部品に関するものである。
ク基板中に内蔵した複合部品に関するものである。
従来、この種の複合部品は、ディスクリート方式からハ
イブリッド方式へと小形化、高集積化が急速に進んだ。
イブリッド方式へと小形化、高集積化が急速に進んだ。
しかし、ディスクリート方式は勿論のこと、従来の）−
イブリッド方式でさえ、セラミック等の絶縁基板上に蒸
着或いは印刷法で抵抗、電極および配線パターンの形成
を行ない、かつ同一面上にチップコンデンサおよび半導
体ＩＣ等を搭載しているため小形化、高集積化には成る
程度の限界があり、よシ高密度のパターンを形成した場
合には、品質の低下、若しくはコストの上昇を引き起す
原因にもなっていた。一方、電子機器の小形化、高集積
化、低価格化は今後ますます促進される状況にあシ、小
形化・高集積化された安価な複合部品の開発は一層強く
望まれている。
イブリッド方式でさえ、セラミック等の絶縁基板上に蒸
着或いは印刷法で抵抗、電極および配線パターンの形成
を行ない、かつ同一面上にチップコンデンサおよび半導
体ＩＣ等を搭載しているため小形化、高集積化には成る
程度の限界があり、よシ高密度のパターンを形成した場
合には、品質の低下、若しくはコストの上昇を引き起す
原因にもなっていた。一方、電子機器の小形化、高集積
化、低価格化は今後ますます促進される状況にあシ、小
形化・高集積化された安価な複合部品の開発は一層強く
望まれている。
本発明は、このような従来技術の実情および将来動向に
鑑み力されたものであって、その目的は超小形かつ高性
能で低価格の複合部品を提供するととにある。
鑑み力されたものであって、その目的は超小形かつ高性
能で低価格の複合部品を提供するととにある。
本発明によれば、複数個の孔部を有し、かつ表裏面の少
くとも一面に１個以上の抵抗体シートを圧着形成し、ま
た端子電極部、配線パターンを印刷形成した複数枚の絶
縁シートを積層し、前記孔部を介し、各配線パターンを
電気的に接続して成る立体電子回路ブロックの少くとも
一面に、電子部品を電気的に接続搭載したことを特徴と
する複合部品が得られる。
くとも一面に１個以上の抵抗体シートを圧着形成し、ま
た端子電極部、配線パターンを印刷形成した複数枚の絶
縁シートを積層し、前記孔部を介し、各配線パターンを
電気的に接続して成る立体電子回路ブロックの少くとも
一面に、電子部品を電気的に接続搭載したことを特徴と
する複合部品が得られる。
以下、本発明の一実施例について図面を参照して詳細に
説明する。
説明する。
第１図は、本発明による一実施例であるアクティブＲＣ
フィルタの製造工程図を表わし、第２図はその構造を示
す斜視図である。先ず８ＩＪ１表に例示するように酸化
アルミニウム（Ａｌｉｂｉ）から成る無機粉末Ａと酸化
珪素（Ｓｉｎ２）、酸化鉛（ＰｂＯ）および酸化硼素（
Ｂ２０．）を主成分とする無機粉末Ｂとを、第２表に例
示するような混合比で混合した無機粉末Ａ十Ｂの１００
ｇに対し、有機溶媒であるエチルセルソルブ６０〜１０
０ＣＣ，プチルカービトール１０〜２０ＣＣおよびブチ
ルフタリルグリコール酸ブチル１．５〜３ｃｃと、有機
バインダーであるポリビニルブチラール５〜２０ｇを加
え、充分混合して泥漿化する。との泥漿をドクターブレ
ードを用いたキャスティング成膜法によって成膜し乾燥
させて未焼成の絶縁シー）１（第２図）を形成し、ステ
ンレス等から成る金型でパンチングして同時に数種の孔
部（図示省略）を形成する。
フィルタの製造工程図を表わし、第２図はその構造を示
す斜視図である。先ず８ＩＪ１表に例示するように酸化
アルミニウム（Ａｌｉｂｉ）から成る無機粉末Ａと酸化
珪素（Ｓｉｎ２）、酸化鉛（ＰｂＯ）および酸化硼素（
Ｂ２０．）を主成分とする無機粉末Ｂとを、第２表に例
示するような混合比で混合した無機粉末Ａ十Ｂの１００
ｇに対し、有機溶媒であるエチルセルソルブ６０〜１０
０ＣＣ，プチルカービトール１０〜２０ＣＣおよびブチ
ルフタリルグリコール酸ブチル１．５〜３ｃｃと、有機
バインダーであるポリビニルブチラール５〜２０ｇを加
え、充分混合して泥漿化する。との泥漿をドクターブレ
ードを用いたキャスティング成膜法によって成膜し乾燥
させて未焼成の絶縁シー）１（第２図）を形成し、ステ
ンレス等から成る金型でパンチングして同時に数種の孔
部（図示省略）を形成する。
第１表
第２表 第３表
次に絶縁シート１の少くとも一面にアクティブＲＣフィ
ルタの回路構成要素である抵抗体、端子電極部および接
続配線パターンから成る１部を形成すべく、第３表に示
すように無機粉末Ａ＋Ｂに酸化ルテニウム（Ｒμ０２）
を主成分とする金属酸化物粉末１０〜４Ｑｗｔ％混合し
た粉末Ｃｌ００ｇに対シ、エチルセルソルブ６０〜１０
０ｃｃ、プチルカービトール１０〜２０ ＣＣおよびブ
チルフタリルグリコール酸ブチル１．５〜３ＣＣと、有
機バインダーであるポリビニルブチラール５〜２０ｇを
加え充分混合して泥漿化し絶縁シート１の製造と同様の
方法で抵抗体シートを製造し、圧着形成させさらに金、
銀−パラジウム、白金−銀或いは銅等の金属粉末を主成
分とする導体ペーストを印刷法によシ被着形成させる。
ルタの回路構成要素である抵抗体、端子電極部および接
続配線パターンから成る１部を形成すべく、第３表に示
すように無機粉末Ａ＋Ｂに酸化ルテニウム（Ｒμ０２）
を主成分とする金属酸化物粉末１０〜４Ｑｗｔ％混合し
た粉末Ｃｌ００ｇに対シ、エチルセルソルブ６０〜１０
０ｃｃ、プチルカービトール１０〜２０ ＣＣおよびブ
チルフタリルグリコール酸ブチル１．５〜３ＣＣと、有
機バインダーであるポリビニルブチラール５〜２０ｇを
加え充分混合して泥漿化し絶縁シート１の製造と同様の
方法で抵抗体シートを製造し、圧着形成させさらに金、
銀−パラジウム、白金−銀或いは銅等の金属粉末を主成
分とする導体ペーストを印刷法によシ被着形成させる。
次に、図示省略したこれらの抵抗体、端子電極部および
接続配線パターンの各部分を形成した絶−ｉシート１を
全体としてアクティブＲＣフィルタの回路を構成するよ
うに複数枚を積層し、熱プレス機等を用いて、温度１０
０〜１５０℃、圧力２００〜３００ｋｇ／ｃｍ”の条件
のもとて約２０分間熱圧着したのち、第２図に示すよう
にナイフ等で切断線１ａの位置で切断分離して個片２を
得る。この個片２をピーク温度が８００〜１０００℃で
約１０分間保持する領域を持つ温度条件のもとて焼成し
て焼成個片２ａを得る。
接続配線パターンの各部分を形成した絶−ｉシート１を
全体としてアクティブＲＣフィルタの回路を構成するよ
うに複数枚を積層し、熱プレス機等を用いて、温度１０
０〜１５０℃、圧力２００〜３００ｋｇ／ｃｍ”の条件
のもとて約２０分間熱圧着したのち、第２図に示すよう
にナイフ等で切断線１ａの位置で切断分離して個片２を
得る。この個片２をピーク温度が８００〜１０００℃で
約１０分間保持する領域を持つ温度条件のもとて焼成し
て焼成個片２ａを得る。
次に、この焼成個片２ａの一面に１個以上の増幅器を有
する半導体ＩＣチップ或いは、ミニフラッ）ＩＣ等の半
導体ＩＣ３を所定の位置に 固定し、ワイヤボンディン
グ或いは半田付は等の手段で電気的に接続し、かつ半導
体ＩＣ３を搭載した面若しくは、他の面にタンタルチッ
プコンデンサまたはセラミックチップコンデンサ４を半
田付は等の手段で接続固定する。さらに半田メッキ或い
は金メッキ等を表面に施した金属線を半田付は等で個片
２ａの１部に接続固定して外部接続用のリード端子５を
設ける。
する半導体ＩＣチップ或いは、ミニフラッ）ＩＣ等の半
導体ＩＣ３を所定の位置に 固定し、ワイヤボンディン
グ或いは半田付は等の手段で電気的に接続し、かつ半導
体ＩＣ３を搭載した面若しくは、他の面にタンタルチッ
プコンデンサまたはセラミックチップコンデンサ４を半
田付は等の手段で接続固定する。さらに半田メッキ或い
は金メッキ等を表面に施した金属線を半田付は等で個片
２ａの１部に接続固定して外部接続用のリード端子５を
設ける。
本実施例では、第３図に例示する接続配線図のように商
品名μｐＣ４５８Ｇのミニフラッ）ＩＣを１個と、抵抗
値が１０にΩの圧着形成した抵抗体６ａｌ ５ｂ、 ５
ｃ、 ６ｄｌ ５ｅ、 ６ｆオよび５６０Ωの圧着形成
した抵抗体６ｇと、容量が０．０１μＦのチップコンデ
４ａ、４ｂおよび０．０２２μＦのチップコンデンサ４
ｃ＋４ｄと回路網を形成した絶縁シートの積層数が９層
から成る状態変数形アクティブＲｅフィルタであシ、試
作の結果、第４図に示す周波数特性を得た。第４図の周
波数特性図は、第３図の接続配線図に示す５ａ−５ｅ間
に入力信号と、５ｂ−５ｅ間に＋１５’ Ｖ ｚ ５
ｃ ５ ｅ間に一１５Ｖの直流電圧を印加した時の５
ｄ−５ｅ間に現われたバンドパスフィルタの周波数特性
を示したものであ）、中心周波数ｆ ｏ ＝ ７２３Ｈ
２，Ｑ＝９．９３、利得Ｑａｉｎ＋＝ｌで設計値に殆ん
ど近い電気特性が得られた。なお第３図において第２層
、第４層、第６層、第８層はグランド層を示す。
品名μｐＣ４５８Ｇのミニフラッ）ＩＣを１個と、抵抗
値が１０にΩの圧着形成した抵抗体６ａｌ ５ｂ、 ５
ｃ、 ６ｄｌ ５ｅ、 ６ｆオよび５６０Ωの圧着形成
した抵抗体６ｇと、容量が０．０１μＦのチップコンデ
４ａ、４ｂおよび０．０２２μＦのチップコンデンサ４
ｃ＋４ｄと回路網を形成した絶縁シートの積層数が９層
から成る状態変数形アクティブＲｅフィルタであシ、試
作の結果、第４図に示す周波数特性を得た。第４図の周
波数特性図は、第３図の接続配線図に示す５ａ−５ｅ間
に入力信号と、５ｂ−５ｅ間に＋１５’ Ｖ ｚ ５
ｃ ５ ｅ間に一１５Ｖの直流電圧を印加した時の５
ｄ−５ｅ間に現われたバンドパスフィルタの周波数特性
を示したものであ）、中心周波数ｆ ｏ ＝ ７２３Ｈ
２，Ｑ＝９．９３、利得Ｑａｉｎ＋＝ｌで設計値に殆ん
ど近い電気特性が得られた。なお第３図において第２層
、第４層、第６層、第８層はグランド層を示す。
以上、本発明によると、第５図の断面図に示すように絶
縁シート１の表面および孔部内の導体７によシ、抵抗体
８およびその他の電子素子を縦横に形成できるため、従
来のハイブリッド技術よシもさらに小形化、集積化が容
易で高性能、かつ材料所要量が従来品よシも少なくて済
むため低価格の複合部品が得られる。
縁シート１の表面および孔部内の導体７によシ、抵抗体
８およびその他の電子素子を縦横に形成できるため、従
来のハイブリッド技術よシもさらに小形化、集積化が容
易で高性能、かつ材料所要量が従来品よシも少なくて済
むため低価格の複合部品が得られる。
なお、本発明はアクティブＲＣフィルタのみ力らず、低
周波増幅回路、高周波増幅回路等のアナログ回路をはじ
めとして、各種ディジタル回路にも応用できることは容
易に類推される。
周波増幅回路、高周波増幅回路等のアナログ回路をはじ
めとして、各種ディジタル回路にも応用できることは容
易に類推される。
第１図〜第５図は本発明の一実施例であるアクティブ゛
ＲＣフィルタを示し、第１図はその製造工程図、第２図
はその構造の斜視図、第３図はその試作品の接続回線図
、第４図はその周波数特性図、第５図は本発明主要部の
積層状態の断面図を示す。 １・・・・・・絶縁シート、２・・曲未焼成個片、２ａ
・・・・・・焼成個片、３・・・・・・半導体Ｉ ０％
４ｓ ４ａ＋ ４ｂ、４ｃ＋４ｄ・・・・・・コンデ
ンサ、５・曲・リード端子、５ａ・・・・・・入力部、
５ｂ、５ｃ・・相電圧印加部、５ｄ・・萌出力部、５
ｅ ＝−クラッド部、６ａ＋ ５ｂ、 ６ｃ＋ ６ｄ。 ５ ｅ ＋ ６ ｆ ＋ ６ ｇ・・曲圧着形成した抵
抗体、７・・・・・・導体部、８・・・・・・圧着形成
した抵抗体。 躬４閉 第５図 ・
ＲＣフィルタを示し、第１図はその製造工程図、第２図
はその構造の斜視図、第３図はその試作品の接続回線図
、第４図はその周波数特性図、第５図は本発明主要部の
積層状態の断面図を示す。 １・・・・・・絶縁シート、２・・曲未焼成個片、２ａ
・・・・・・焼成個片、３・・・・・・半導体Ｉ ０％
４ｓ ４ａ＋ ４ｂ、４ｃ＋４ｄ・・・・・・コンデ
ンサ、５・曲・リード端子、５ａ・・・・・・入力部、
５ｂ、５ｃ・・相電圧印加部、５ｄ・・萌出力部、５
ｅ ＝−クラッド部、６ａ＋ ５ｂ、 ６ｃ＋ ６ｄ。 ５ ｅ ＋ ６ ｆ ＋ ６ ｇ・・曲圧着形成した抵
抗体、７・・・・・・導体部、８・・・・・・圧着形成
した抵抗体。 躬４閉 第５図 ・
Claims (1)
- 複数個の孔部を有し、かつ表裏面の少くとも一面に１個
以上の抵抗体シートを形成し、また端子電極部、配線パ
ターンを形成した複数枚の絶縁シートを積層し、前記孔
部を介し、各配線Ｉ（ターンを電気的に接続して成る立
体電子回路ブロックの少くとも一面に、電子部品を電気
的に接続搭載したことを特徴とする複合部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6946083A JPS59195817A (ja) | 1983-04-20 | 1983-04-20 | 複合部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6946083A JPS59195817A (ja) | 1983-04-20 | 1983-04-20 | 複合部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59195817A true JPS59195817A (ja) | 1984-11-07 |
Family
ID=13403279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6946083A Pending JPS59195817A (ja) | 1983-04-20 | 1983-04-20 | 複合部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59195817A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5821390A (ja) * | 1981-07-31 | 1983-02-08 | 株式会社日立製作所 | セラミツク基板の製造方法 |
-
1983
- 1983-04-20 JP JP6946083A patent/JPS59195817A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5821390A (ja) * | 1981-07-31 | 1983-02-08 | 株式会社日立製作所 | セラミツク基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4202007A (en) | Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers | |
| JP3322199B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JP2001060767A (ja) | セラミック基板の製造方法および未焼成セラミック基板 | |
| JPS62265795A (ja) | コンデンサ内蔵セラミツクス基板 | |
| JPS5917232A (ja) | 複合積層セラミツク部品およびその製造方法 | |
| JPS6221260B2 (ja) | ||
| JPH1167586A (ja) | チップ型ネットワーク電子部品 | |
| JPH0563928B2 (ja) | ||
| JP2946261B2 (ja) | 積層電子部品の製造方法 | |
| JPS59195817A (ja) | 複合部品 | |
| JPH06140277A (ja) | 積層セラミックコンデンサ | |
| JPS63122295A (ja) | 電子部品内蔵多層セラミツク基板 | |
| JPS5917233A (ja) | 複合積層セラミツク部品の製造方法 | |
| JP3246166B2 (ja) | 薄膜コンデンサ | |
| JPH10149945A (ja) | 積層セラミックチップ部品及びその製造方法 | |
| JPS59213124A (ja) | 複合部品 | |
| JPS59213125A (ja) | 複合部品 | |
| JPS59177914A (ja) | 複合部品 | |
| JPS6092697A (ja) | 複合積層セラミツク部品 | |
| JP3248294B2 (ja) | チップインダクタ及びその製造方法 | |
| JP2839262B2 (ja) | チップ抵抗器とその製造方法 | |
| JP3064751B2 (ja) | 多層型ジャンパーチップの製造方法 | |
| JPS5968966A (ja) | 複合部品 | |
| JP4290237B2 (ja) | 積層電子部品の製造方法 | |
| JPS59213123A (ja) | 複合部品 |