JPS59194481A - ジヨセフソン接合素子 - Google Patents
ジヨセフソン接合素子Info
- Publication number
- JPS59194481A JPS59194481A JP58068632A JP6863283A JPS59194481A JP S59194481 A JPS59194481 A JP S59194481A JP 58068632 A JP58068632 A JP 58068632A JP 6863283 A JP6863283 A JP 6863283A JP S59194481 A JPS59194481 A JP S59194481A
- Authority
- JP
- Japan
- Prior art keywords
- josephson junction
- layer
- josephson
- base electrode
- indium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はジョセフソン接合素子、より詳しくは論理回路
に用いられる鉛合金系ジョセフソン接合素子のデバイス
構造に関する。
に用いられる鉛合金系ジョセフソン接合素子のデバイス
構造に関する。
ジョセフソン接合を用いたディジタル集積回路は一枚の
基板上にジョセフソン接合、抵抗体等を回路素子として
集積化し、これを用いて論理回路、あるいは記憶回路等
を構成するものでるる。
基板上にジョセフソン接合、抵抗体等を回路素子として
集積化し、これを用いて論理回路、あるいは記憶回路等
を構成するものでるる。
第１図はジョセフソン接合素子を用いた論理回路め１例
を示すための電気回路図、第２図はそのデバイス構造を
示すだめの模式図である。第１図において１０，１１．
１２はそれぞれ臨界中；流イＩＩ”、 Ｉｔ ＋Ｉ２．
Ｉ、をもつジョセフソン接合、１３． １４．１５゜
１６はそれぞれ抵抗値γ１．γ２．γ３．γ、をもっ抵
抗体、１７はゲート電流供給路、１８．１９は入力線路
、２０は出力線路である。本論理回路のジョセフソン接
合臨界電流１直間、抵抗値間の関係は該論理回路の動作
マージンを最大にするため、次式のように選ばれる。
を示すための電気回路図、第２図はそのデバイス構造を
示すだめの模式図である。第１図において１０，１１．
１２はそれぞれ臨界中；流イＩＩ”、 Ｉｔ ＋Ｉ２．
Ｉ、をもつジョセフソン接合、１３． １４．１５゜
１６はそれぞれ抵抗値γ１．γ２．γ３．γ、をもっ抵
抗体、１７はゲート電流供給路、１８．１９は入力線路
、２０は出力線路である。本論理回路のジョセフソン接
合臨界電流１直間、抵抗値間の関係は該論理回路の動作
マージンを最大にするため、次式のように選ばれる。
第２図は本ゲート回路のデバイス構造図で３０゜３１，
３２．３３はそれぞれ抵抗体１３，１４゜１５．１６に
対応する抵抗体層、３４． ３５，３６゜３７．３．８
はベース電極層、３９．．４０はカウンター電極層、４
１はジョセフソン接合４２＋４：Ｌ４４を規定するため
の絶縁層である。図において４、２． ４３． ｊ ４
はそれぞれジョセフソン接合１０゜１１．１２に対応す
る。４５はグー１流供給路、４６は出力線路、４７．４
８は入力線路、また３７は接地に対応する。鉛合金を用
いたジョセフソン接合集積回路においては抵抗体層に金
・インジウムの合金、ベース電極層には鉛・金・インジ
ウムの合金、１だカウンター電極層には鉛・ビスマスの
合金、絶縁層にはシリコン酸化膜を用いる。
３２．３３はそれぞれ抵抗体１３，１４゜１５．１６に
対応する抵抗体層、３４． ３５，３６゜３７．３．８
はベース電極層、３９．．４０はカウンター電極層、４
１はジョセフソン接合４２＋４：Ｌ４４を規定するため
の絶縁層である。図において４、２． ４３． ｊ ４
はそれぞれジョセフソン接合１０゜１１．１２に対応す
る。４５はグー１流供給路、４６は出力線路、４７．４
８は入力線路、また３７は接地に対応する。鉛合金を用
いたジョセフソン接合集積回路においては抵抗体層に金
・インジウムの合金、ベース電極層には鉛・金・インジ
ウムの合金、１だカウンター電極層には鉛・ビスマスの
合金、絶縁層にはシリコン酸化膜を用いる。
第３図（ａ）、 （ｂ）はそれぞれ第２図のｈ−Ｘ、Ｂ
−Ｂ′線に沿った断面図である。図において５０は集積
回路基板、５１はベース電極層を構成する鉛・金・イン
ジウムの合金薄膜、５２は絶縁層を構成するシリコン酸
化膜層、５３はカウンター’ｈｔ １Ｍ層を構成する鉛
・ビスマスの合金薄膜、５４はジョセフソン接合のトン
ネル・バリアを形成する絶縁膜で、５１の鉛・金・イン
ジウム鳩を酸化することで得られ、その組成は鉛の酸化
物ＰｂＯとインジウムの酸化物Ｉｎ２Ｏ３からなる。絶
縁膜５４のＰｂＯとＩｎ２Ｏ３の組成比はベース電極層
を形成する鉛・金・インジウムの組成比に依存する。゛
かかる構造のジョセフソン接合素子の臨界電流はトンネ
ル・バリアを形成する絶縁膜５４の組成、厚さ、および
シリコン酸化膜層５２で規定されるジョセフソン接合の
平面的面積によって決定される。５５は抵抗体層を構成
する金・インジウムの合金薄膜である。一枚の基板に集
積化される複数個のジョセフソン接合は１回の製造工程
でそのトンネル・バリアを形成する絶縁膜が作製される
だめ、複数個のジョセフソン接合間の臨界電流比はジョ
セフソン接合の平面的面積比だけで決定されるはずであ
る。
−Ｂ′線に沿った断面図である。図において５０は集積
回路基板、５１はベース電極層を構成する鉛・金・イン
ジウムの合金薄膜、５２は絶縁層を構成するシリコン酸
化膜層、５３はカウンター’ｈｔ １Ｍ層を構成する鉛
・ビスマスの合金薄膜、５４はジョセフソン接合のトン
ネル・バリアを形成する絶縁膜で、５１の鉛・金・イン
ジウム鳩を酸化することで得られ、その組成は鉛の酸化
物ＰｂＯとインジウムの酸化物Ｉｎ２Ｏ３からなる。絶
縁膜５４のＰｂＯとＩｎ２Ｏ３の組成比はベース電極層
を形成する鉛・金・インジウムの組成比に依存する。゛
かかる構造のジョセフソン接合素子の臨界電流はトンネ
ル・バリアを形成する絶縁膜５４の組成、厚さ、および
シリコン酸化膜層５２で規定されるジョセフソン接合の
平面的面積によって決定される。５５は抵抗体層を構成
する金・インジウムの合金薄膜である。一枚の基板に集
積化される複数個のジョセフソン接合は１回の製造工程
でそのトンネル・バリアを形成する絶縁膜が作製される
だめ、複数個のジョセフソン接合間の臨界電流比はジョ
セフソン接合の平面的面積比だけで決定されるはずであ
る。
しかしながら 第３図（ｂ）のジョセフソン接合４４の
如く、ベース電極５１下に抵抗体層５５が設けられた場
合には、熱平衡状態における金・インジウムの合金Ａｕ
Ｉｎ２を形成するに必要な金とインジウムの組成比よシ
もインジウムが多く抵抗体層５５に含まれている場合は
インジウムがベース電極層５１内に拡散し、ベース電極
層５１を構成する鉛・金・インージウムの組成比が、ひ
いてはトンネル・バリア５４の酸化物の組成比が変わシ
、ジョセフソン接合の臨界電流値が変化してしまう。逆
に抵抗体層５５に熱平衡状態の金・インジウムの合金Ａ
ｕＩｎ２を形成するに必要な金とインジウムの組成比よ
シインジウムが少なく含まれているときは、ベース電極
５１内のインジウムが抵抗体層５５に拡散し、やはシ、
トンネル・バリア５４の酸化物の組成比が変わシ、ジョ
セフソン接合の臨界電流値が変化してしまう。第３図の
デバイス構造図かられかる如く、４２のジョセフソン接
合の下には抵抗体層５５が設けられていないため、上記
のような現象は起こらず、従ってジョセフソン接合の平
面的面積だけで規定されたジョセフソン接合４２゜４３
．４４間の臨界電流の関係式（１）は、抵抗体層とベー
ス電極層間のインジウムの拡散が起きた場合設計値から
外れ、所望の電り（的特性か得られない。
如く、ベース電極５１下に抵抗体層５５が設けられた場
合には、熱平衡状態における金・インジウムの合金Ａｕ
Ｉｎ２を形成するに必要な金とインジウムの組成比よシ
もインジウムが多く抵抗体層５５に含まれている場合は
インジウムがベース電極層５１内に拡散し、ベース電極
層５１を構成する鉛・金・インージウムの組成比が、ひ
いてはトンネル・バリア５４の酸化物の組成比が変わシ
、ジョセフソン接合の臨界電流値が変化してしまう。逆
に抵抗体層５５に熱平衡状態の金・インジウムの合金Ａ
ｕＩｎ２を形成するに必要な金とインジウムの組成比よ
シインジウムが少なく含まれているときは、ベース電極
５１内のインジウムが抵抗体層５５に拡散し、やはシ、
トンネル・バリア５４の酸化物の組成比が変わシ、ジョ
セフソン接合の臨界電流値が変化してしまう。第３図の
デバイス構造図かられかる如く、４２のジョセフソン接
合の下には抵抗体層５５が設けられていないため、上記
のような現象は起こらず、従ってジョセフソン接合の平
面的面積だけで規定されたジョセフソン接合４２゜４３
．４４間の臨界電流の関係式（１）は、抵抗体層とベー
ス電極層間のインジウムの拡散が起きた場合設計値から
外れ、所望の電り（的特性か得られない。
これを防ぐためには第４図の如く、ジョセフソン 。
接合下の抵抗体層を外す方法かめるが、これは、必然的
にベース電極層５１と抵抗体Ｊ＠５，５との接触面積を
減少させ、不要の接触抵抗を増大させ、該論理回路の電
気的特性に悪い影響を与える。
にベース電極層５１と抵抗体Ｊ＠５，５との接触面積を
減少させ、不要の接触抵抗を増大させ、該論理回路の電
気的特性に悪い影響を与える。
また、ジョセフソン接合下の抵抗体層を外すだけでなく
、゛ベース電極と抵抗体Ｊ響の接触ｍｌ？ｉを接触抵抗
１．＞＝充分小さくなるよう、大きく取る方法も考えら
れるが、これは集積回路基板上に占める該論理回路のデ
バイス面積を増大させ、高集積化に不向きである。
、゛ベース電極と抵抗体Ｊ響の接触ｍｌ？ｉを接触抵抗
１．＞＝充分小さくなるよう、大きく取る方法も考えら
れるが、これは集積回路基板上に占める該論理回路のデ
バイス面積を増大させ、高集積化に不向きである。
本発明の目的はかかる欠点を除去した新規なジョセフソ
ン接合素子を提供することにある。
ン接合素子を提供することにある。
本発明によれは、第１の超電導体軍５極と、前記第１の
超電導体電極ゐ一表面に形成したトンネルバリア層と、
前記トンネル・）くリア層を介して前記第１の超電導体
電極と対向する第２の超電導体電極よりなる複数個のジ
ョセフソン接合と、回路素子としての抵抗を形成する抵
抗体層を少くとも含むジョセフソン接合素子に幹いて、
第１の超電導体電極が回路素子としての抵抗を形成する
抵抗、体層に直接接触している第１のジョセフソン接合
と、回路素子としての抵抗を形成しない抵抗体層に直接
接触している第２のジョセフソン接合のみから前記複数
個のジョセフソン接合が構成されていることを特徴とす
るジョセフソン接合素子が得られる。
超電導体電極ゐ一表面に形成したトンネルバリア層と、
前記トンネル・）くリア層を介して前記第１の超電導体
電極と対向する第２の超電導体電極よりなる複数個のジ
ョセフソン接合と、回路素子としての抵抗を形成する抵
抗体層を少くとも含むジョセフソン接合素子に幹いて、
第１の超電導体電極が回路素子としての抵抗を形成する
抵抗、体層に直接接触している第１のジョセフソン接合
と、回路素子としての抵抗を形成しない抵抗体層に直接
接触している第２のジョセフソン接合のみから前記複数
個のジョセフソン接合が構成されていることを特徴とす
るジョセフソン接合素子が得られる。
以下、本発明を図面を用いて説明する。第５図は本発明
のジョセフソン接合素子の実施例を説明するだめの模式
図である。同図において第２図と同一記号は第２図と同
一の構成要素を示す。本実施例においては、ジョセフソ
ン接合４２の下には抵抗体層６０が配置される。ベース
電極層と抵抗体層の間でインジウムの拡散がおきても、
全てのジョセフソン接合４２，４３，４４の下に抵抗体
層が設けられておシ、全てのジョセフソン接合のトンネ
ル・バリアを構成する酸化物の組成化は同一の条件で変
化する。このためジョセフソン接合４２．４３．４４の
平面的面積で規定された臨界電流間の関係式（１）は維
持され、該論理ｌＰｌ路は所望の電気的特性を示す。
のジョセフソン接合素子の実施例を説明するだめの模式
図である。同図において第２図と同一記号は第２図と同
一の構成要素を示す。本実施例においては、ジョセフソ
ン接合４２の下には抵抗体層６０が配置される。ベース
電極層と抵抗体層の間でインジウムの拡散がおきても、
全てのジョセフソン接合４２，４３，４４の下に抵抗体
層が設けられておシ、全てのジョセフソン接合のトンネ
ル・バリアを構成する酸化物の組成化は同一の条件で変
化する。このためジョセフソン接合４２．４３．４４の
平面的面積で規定された臨界電流間の関係式（１）は維
持され、該論理ｌＰｌ路は所望の電気的特性を示す。
このように本発明のジョセフソン接合素子によれば、抵
抗体層とベース電極層間でインンウム拡散が起きても、
ジョセフソン接合の臨°界電流値間の関係はジョセフソ
ン接合の平面的面積たけで規定され、設計性がよい。ま
たジョセフソン接合下に抵抗体層を設けるため高集積化
にも向く。
抗体層とベース電極層間でインンウム拡散が起きても、
ジョセフソン接合の臨°界電流値間の関係はジョセフソ
ン接合の平面的面積たけで規定され、設計性がよい。ま
たジョセフソン接合下に抵抗体層を設けるため高集積化
にも向く。
第１図は論理回路の電気回路図忙示すだめの図で、１０
，１１．１２はジョセフソン接合、１３゜１４．１５，
１６は抵抗体、１７はゲート電流供給路、１８．１９は
入力線路、２ｏは出方線路である。 第２図は第１図の論理回路のデバイス構造図の従来例を
示すための図で、３０． ３１． ３’２．３３は抵抗
体層、３４，３５． ３６，３７，３８はベース電極層
、３９，４０はカウンター電極層、４１は絶縁層、４２
，４３．４４はジョセフソン接合、４５はゲート電流供
給路、４６は出力線路、４７゜４８は入力線路である。 第３図（ａ）、 （ｂ）はそれぞれ第２図のｈ−Ａ、お
よびＢ 、−Ｂ’断面図で５０は基板、５１はベース電
極層、５２は絶縁層、５３はカウンター電極層、５４は
トンネル・バリア層、５５は抵抗体層である。 第４図は第３図（ｂ）の改良例の１例を示したものであ
る： 第５図は本発明の詳細な説明するだめの図で、第２図と
同一構成要素は同一記号をもって示しており同図におい
て６０は抵抗体層を示す。 第 １ ロ 第 ２ 図 １１Ｓ 第 ３ 閃 ′ （ａ） ５５ ５θ 、５ｌ （ｂ） 第 η ロ 第 Ｓ 圓 ぐ
，１１．１２はジョセフソン接合、１３゜１４．１５，
１６は抵抗体、１７はゲート電流供給路、１８．１９は
入力線路、２ｏは出方線路である。 第２図は第１図の論理回路のデバイス構造図の従来例を
示すための図で、３０． ３１． ３’２．３３は抵抗
体層、３４，３５． ３６，３７，３８はベース電極層
、３９，４０はカウンター電極層、４１は絶縁層、４２
，４３．４４はジョセフソン接合、４５はゲート電流供
給路、４６は出力線路、４７゜４８は入力線路である。 第３図（ａ）、 （ｂ）はそれぞれ第２図のｈ−Ａ、お
よびＢ 、−Ｂ’断面図で５０は基板、５１はベース電
極層、５２は絶縁層、５３はカウンター電極層、５４は
トンネル・バリア層、５５は抵抗体層である。 第４図は第３図（ｂ）の改良例の１例を示したものであ
る： 第５図は本発明の詳細な説明するだめの図で、第２図と
同一構成要素は同一記号をもって示しており同図におい
て６０は抵抗体層を示す。 第 １ ロ 第 ２ 図 １１Ｓ 第 ３ 閃 ′ （ａ） ５５ ５θ 、５ｌ （ｂ） 第 η ロ 第 Ｓ 圓 ぐ
Claims (1)
- 第１の超電導体電極と、前記第１の超電導体電極の一表
面に形成したトンネル・バリア層と、前記トンネル・バ
リア層を介して第１の超電導体電極と対向する第２の超
電導体電極とよシなる複数個のジョセフソン接合と、回
路素子としての抵抗を形成する抵抗層とを少くとも含む
ジョセフソン接合素子において、第１の超電導体電極が
回路素子としての抵抗を形成する抵抗体層に直接接触し
ている第１のジョセフソン接合と回路素子としての抵抗
を形成しない抵抗体層に直接接触している第２のジョセ
フソン接合のみから前記複数個のジョセフソン接合が構
成されていることを特徴とするジョセフソン接合素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58068632A JPS59194481A (ja) | 1983-04-19 | 1983-04-19 | ジヨセフソン接合素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58068632A JPS59194481A (ja) | 1983-04-19 | 1983-04-19 | ジヨセフソン接合素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59194481A true JPS59194481A (ja) | 1984-11-05 |
Family
ID=13379305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58068632A Pending JPS59194481A (ja) | 1983-04-19 | 1983-04-19 | ジヨセフソン接合素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59194481A (ja) |
-
1983
- 1983-04-19 JP JP58068632A patent/JPS59194481A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4215418A (en) | Integrated digital multiplier circuit using current mode logic | |
| US3656028A (en) | Construction of monolithic chip and method of distributing power therein for individual electronic devices constructed thereon | |
| US3772536A (en) | Digital cell for large scale integration | |
| JPS59194481A (ja) | ジヨセフソン接合素子 | |
| JPS60128651A (ja) | 半導体装置 | |
| US3817797A (en) | Construction of monolithic chip and method of distributing power there-in for individaul electronic devices constructed thereon | |
| US3590342A (en) | Mos integrated circuit with regions of ground potential interconnected through the semiconductor substrate | |
| JPS56100441A (en) | Semiconductor ic device with protection element and manufacture thereof | |
| JP3113202B2 (ja) | 半導体装置 | |
| JPS59139664A (ja) | 半導体集積回路装置 | |
| JPS58197760A (ja) | 半導体装置 | |
| JP2910456B2 (ja) | マスタースライス方式集積回路装置 | |
| JPS60236257A (ja) | 半導体装置 | |
| JP2953623B2 (ja) | プレーナ型サイリスタ | |
| JPH0499369A (ja) | 半導体装置 | |
| JPH0738054A (ja) | 半導体装置 | |
| JPH0691195B2 (ja) | 半導体集積回路装置 | |
| JP2926785B2 (ja) | 半導体装置 | |
| JPS5864069A (ja) | 半導体装置およびその製造方法 | |
| JPS5965463A (ja) | 半導体素子 | |
| JPH06204372A (ja) | 電力用トランジスタ | |
| JPH0260141A (ja) | 半導体集積回路装置 | |
| JPH05326823A (ja) | 半導体集積回路 | |
| JPS623570B2 (ja) | ||
| JPH07112043B2 (ja) | 半導体集積回路 |