JPS5864069A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はフローティングゲート型不揮発性メモリに関す
る。

従来、フローティングゲート型不揮発性メモリのうち、
電気的に書換え可能な素子構造としては第１図（イ）、
（ロ）に示すような、ｐｍ基板１００上にｎチャネルの
フローティングゲート型素子を形成し、フローティング
ゲート１０５下の絶縁膜の一部を薄くシ、電荷がトンネ
ルできる膜ソースまたはトレー７Ｏｎ　拡散層１０１上
、Ｔ。

るいは第２図（Ｅｌ）に示すようにチャネル上へおいた
ものであった。図中、１０２は薄い絶縁膜で形成された
トンネル可能な領域、１０４は層間絶縁膜、１０５は制
御グー）、１０６は保護絶縁膜を示す。

前記の従来型素子において１本発明者等の知見によれば
、第１図（イ）に示す装置においては。

ソースまたはドレイン領域である♂拡散層１０１上に形
成されたトンネル可能な絶縁膜（以下本明細書において
はＴＩと略称する）の特性が悪く。

書換え回数を増すと、素子が劣化する現象がみられ食。

＃１１図（ロ）Ｋ示す装置では、　ＴＩの特性は良好′
であるが、書換えが基板１００と制御グー）　１０−５
の間に電圧を印加することによって行なわれる結果、素
子の機能上不十分な点がある二本発明の第１の目的は、
したがって、ソースまたはドレイン領域と制御ゲートの
間に電圧を印加することによって書換えを行なうむとが
で睡、シか屯良好なＴＩ特性を有する。すなわち書換え
回数を増しても素子の劣化現象が少ないブローティング
ゲート型不揮発性メモリを提供することである。

本発明の第２の目的は前記フローティングゲート型不揮
発性メモリを製造することを可能にする製造方法を提供
することである。

本発明の第１の目的を達成するために０本発明によるフ
ローティングゲート型不揮発性メモリは。

基板と逆導電型の高不純物濃度領域を基板表面に有し、
該領域に隣接して基板表面上に形成された絶縁膜を介し
てフローティングゲート、さらに絶縁膜を介してコント
ロールゲートを有する不揮発性メモリにおいて、上記高
不純物濃度領域とは独立に形成され、かつ基板と逆導電
型であって上記絶＊＊を介して上記ブローティングゲー
トと対向する他の領域を基板表面に有することを要旨と
する。

本発明の第２の目的を達成するために０本発明によるフ
ローティングゲート型不揮発性メ毎りの製造方法は、半
導体基板表面に、基板と逆導電型の領域を形成する工程
２部分的に上記領域と重々り合うごとく上記基板表面上
にゲート絶縁膜を形成する工程、上記グー（絶縁膜上に
ゲート電極を形成する工程、該ゲート電極の自己整合で
、基板と逆導電型の領域を基板表面に形成する工程を含
むことを要旨とする。

すなわち、既に前に述べたように０本発明者等の実験に
よれば、館１図（イ）に示す装置の特性劣化は高濃１ｎ
領域上に形成さねた絶縁膜の特性に原因があることが明
確になった。他方トンネル可能領域がチャネル上に形成
されている第１図（ａ）に示す装置では１機能上問題が
あるので。

本発明によるフローティングゲート型不揮発性メモＩＪ
　４１基本的には第１図（イ）に示す装置に類似するが
、トーンネル可能な領域がソースまたはドレイン領域そ
のものの上にはなく、それと独立に形成された基板と逆
導電型の領域上にある点に特徴がある。

このようにするととＫより、トンネル可能な領域の絶縁
膜の良好な特性が得られるように、その下の基板と逆導
電型の領域の形成方法をソースまたはドレインの形成方
法と独立に選ぶことができる。このためＬＳＩとしての
性能をそこなうことなく、不揮発性メモリとしての性能
を向上させることができる。

以下に、附図を参照しなから６附図を用いて本発明を一
層詳細に説明する。

第２図（イ）を参照すれば、比抵抗１０〜１５Ω国ｐ型
（１００）基板１０表面を熱酸化により約１０　ｎｎ＊
の酸化膜２を形成し、この上に約１００％票の８ｉ、Ｎ
４膜５を形成した。ホトエツチング技術により所定部分
の８１．Ｎ４膜をエツチング除去し感光声樹脂を取り去
った後、８ｂまたはＡｓイオンを約１０　　／ｃＩＪの
ドーズ量で打込んで、ｎ　層４を形成した。この後、第
２図（ロ）に示すように。

通常の分離酸化およびゲート酸化を行ない、約９０’Ｏ
ｓｓの分離酸化膜５および約５０　ｎｍのゲート酸化膜
６を得た。この後、第２図（ハ）に示すように、上記領
域４０表面の一部に、トンネル可能な絶縁膜６′を形成
し、多結、晶によるフローティングゲートを形成し９層
間絶縁膜８を形成し食後多結晶シリコンによる制御グー
）９を形成した。

その後、ゲート９をマスクに、　ＡｓイオンまたはＰイ
オンを１０”／７に打込み９本来の拡散層配線部分であ
るｎ　型高不純物濃度層１０を形成した。

その後、全面にりン硅酸ガラスから成る保護膜１１を堆
積させ、所定の部分にコンタクト用孔１２をあけ０Ｍ配
線１３と電気的接続をとった。

第２図（ニ）は第２図（ハ）に対応する平面図を示し、
第２図（ハ）は第２図（ニ）のハーバ＠にそって切った
断面図である。ここで示した例は。

ソース、ドレインよりも低濃度領域上ｔｔｃ　ＴＩを形
成する一必要がある場合であったが、逆に高濃度領域上
に形成する場合も同様に応用できる。

このような構成にした場合１作成した不揮発性メモリは
、第３図曲線Ｂに示したように書換え疲労が小さい特徴
をもつことが明らかとなった。同図中０曲線人は、従来
の高濃［ｎ＋製型領域上形成したときの素子特性である
。

また１本発明によれば、ｎ＋層４を先に形成するため、
第４図に示すように、配線間の接続を同時に形成するこ
とが利用でき、集積度の向上をはかることが期待できる
。図中、１，５，９．および１０は第２図の同一の番号
が示すものと同じ部分を示し、４′は２つの異った素子
に属する領域を接続するための、ｎ中層４と同時に形成
される配線層を示す。

本発明によれは、トンネル膜を形成する領域Ｏｎ＋層と
、配線に用いるｎ層を独立に形成するため、素子特性の
向上と、配線抵抗あるいは、寄生容量の減少を独立に設
定でき、高性能の不揮発性メモリを高密度に集積できる
。

また１本製造方法は、先に形成するｎ　層を有効に用い
ることにより、立体豹な配線が有効どなり、高集積化に
著しい効果をもつ。ただし２本発明の趣旨にしたがえば
、先に形成するｔ＋層をかならずしも分離酸化の前に行
なう必要はない。この場合、実施例に示さなかったＰな
どの拡散係数が比較的大きい不純物も先に形成する領域
に用いることができる。

【図面の簡単な説明】

第１図は従来の′２種類の７０一テインググート型不揮
発性メそりの素子断面図、第２図（イ）。 （ロ）、（ハ）は本発明による製造方法の工程を示す断
面図２第２図（ニ）は同じ装置の平面図。 第５図は本発明による素子の書換え劣化特性を示すダイ
ヤグラム、・、第４図は本発明の利点を示す素子断面図
である。 １・・・ｐ型基板　　　　　２・・・酸化膜３・・・８
ｉ、Ｎ４膜　　　　　　４・・・を層４′・・・配線層
　　　　　　　５−・分離酸化膜６・・・ゲート酸化膜 ６′・・・トンネル可能な絶縁膜 ７・・・フローティングゲート ８・・・層間絶縁膜 ９・・・制御ゲート １０　・・・高不純物濃度層（ｎ層） １１・・・保護膜 １２・−コンタクト用孔 １３・・ＡＪ配線 代理人弁理土中村純之助 図面の浄書（内容に変更なし） １′Ｆ１図 （イ） Ｊ４Ｐ２　凶 （イ） （０） （ハ） 才２図 （ニ） 才３図 １’４　図 第１頁の続き ０発　明　者　雨具− 国分寺市東恋ケ窪−丁目２８０番 地株式会社日立製作所中央研究 所内′ ０発　明　者　加賀徹 国分寺市東恋ケ窪−丁目２８０番 地株式会社日立製作所中央研究 所内 手続補正書 昭和５６年１２月２５日 特許庁長官　殿 事件の表示　　昭和５６年特許願第：Ｌ６３５９９号発
明の名称　　半導体装置およびその製造方法補正をする
者 事件との関係　　　　　　特許出願人 代理人 補正の内容　　　委任状１通、浄書図面を添付のとおシ
補正する。

Claims (2)

【特許請求の範囲】
1. （１）基板と逆導電型の高不純物濃度領域を基板表面に
   有し、咳領域に隣接して基板表面上に形成された絶縁膜
   を介してフローティングゲート、さらに絶縁膜を介して
   コントロ′−ルゲートを有する不揮発性メモリにおいて
   、上記高不純物濃度領域とは独立に形成され、基板と逆
   導電型であって。 上記絶縁膜を介して上記フローティングゲートと対向す
   る他の領域を基板表面に有することを特徴とする半導体
   装置。
2. （２）半導体基板表面に基板と逆導電型の領域を形成す
   る工程１部分的に上記領域と重なり合うごとく上記基板
   表面上にゲート絶縁膜を形成する工程、上記ゲート絶縁
   膜上にゲート電極を形成する工程、該ゲート電極の自己
   整合で、基板と逆導伝聾の領域を基板表面に形成する工
   程を含むことを特徴とする半導体装置の製造方法。