JPS59192945A - 配線パターン欠陥検出方法及びその装置 - Google Patents
配線パターン欠陥検出方法及びその装置Info
- Publication number
- JPS59192945A JPS59192945A JP58065659A JP6565983A JPS59192945A JP S59192945 A JPS59192945 A JP S59192945A JP 58065659 A JP58065659 A JP 58065659A JP 6565983 A JP6565983 A JP 6565983A JP S59192945 A JPS59192945 A JP S59192945A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- data
- defect
- determination result
- connection data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、印刷回路パターンなどのパターンを検査する
方法に係り、特に電気的導通に関する欠陥を非接触かつ
高速に検出するに好適な・ぐターン欠陥検出方法に関す
る。
方法に係り、特に電気的導通に関する欠陥を非接触かつ
高速に検出するに好適な・ぐターン欠陥検出方法に関す
る。
従来、印刷回路パターンの電気的導通を検査する方式と
しては、特定のノやラド位置を予め記憶しておき、それ
らに接触ピンを接触させ、２接触ピン間に電圧をかげ、
流れる電流の有無、大小によって、導通／断線、分離／
短絡全検出するものがあった。この方式では、接触ピン
を直接回路パターンに接触させるので、接触抵抗の変動
による検査信頼性が低い、接触ビ°ンが摩耗、破損した
場合、交換作業が必要、接触によって回路パターンに傷
を付けたシ、最悪の場合パ□ターン全破損する、など多
くの欠点があった。また、回路ノｅターンが部分的に細
くなっていたり、隣りの回路ノ４ターンに規定値以上に
接近している場合などには、電流、電界などの集中によ
って、回路動作に悪影響をおよぼしたり、長期間にわた
る回路信頼性に影響をおよぼすことが考えられるが、こ
の方式でこれらの欠陥を検出するのは非常に困難である
。
しては、特定のノやラド位置を予め記憶しておき、それ
らに接触ピンを接触させ、２接触ピン間に電圧をかげ、
流れる電流の有無、大小によって、導通／断線、分離／
短絡全検出するものがあった。この方式では、接触ピン
を直接回路パターンに接触させるので、接触抵抗の変動
による検査信頼性が低い、接触ビ°ンが摩耗、破損した
場合、交換作業が必要、接触によって回路パターンに傷
を付けたシ、最悪の場合パ□ターン全破損する、など多
くの欠点があった。また、回路ノｅターンが部分的に細
くなっていたり、隣りの回路ノ４ターンに規定値以上に
接近している場合などには、電流、電界などの集中によ
って、回路動作に悪影響をおよぼしたり、長期間にわた
る回路信頼性に影響をおよぼすことが考えられるが、こ
の方式でこれらの欠陥を検出するのは非常に困難である
。
また、印刷回路・やターンを検査子る他の従来方式とし
て、非接触でパターンの光学像を検出する方式があった
。この方式には、検査パターンを設計パターンと直接比
較するもの、二つの検査パターンどうしを直接比較する
もの、設計情報より得られたパターン上の特に重要な特
定部分のパターンの有無を検出するものなどがある。こ
れらの方式では、予め規定した位置に正しい寸法のパタ
ーンがあるかどうかということを欠陥判定規準としてお
ρ、導通関係と大きな・ぐターン寸法の相違のみ全欠陥
とするような印刷回路ｉ？パターンは、多くのもの全欠
陥と誤判定する可能性があり、検査能率の点で大きな問
題があった。
て、非接触でパターンの光学像を検出する方式があった
。この方式には、検査パターンを設計パターンと直接比
較するもの、二つの検査パターンどうしを直接比較する
もの、設計情報より得られたパターン上の特に重要な特
定部分のパターンの有無を検出するものなどがある。こ
れらの方式では、予め規定した位置に正しい寸法のパタ
ーンがあるかどうかということを欠陥判定規準としてお
ρ、導通関係と大きな・ぐターン寸法の相違のみ全欠陥
とするような印刷回路ｉ？パターンは、多くのもの全欠
陥と誤判定する可能性があり、検査能率の点で大きな問
題があった。
本発明の目的は、上記した従来技術の欠点をなくし、非
接触かつ高速に印刷回路パターンの断線、短絡、パター
ン幅小、パターン間隔小などのパターン欠陥を検出する
方式を提供することにある。
接触かつ高速に印刷回路パターンの断線、短絡、パター
ン幅小、パターン間隔小などのパターン欠陥を検出する
方式を提供することにある。
上記目的全達成するために、本発明によるノやターン欠
陥検出方法は、パターンの光学像を電気信号に変換し、
その電気信号を２値化し、２値化された／Ｊパターン選
択され−ｆｃ２点間の連結関係音調べ、連結関係をそれ
らの点に伺された番号の対で表わした接続データを生成
し、その接続データと、設計情報よシ作成し、連結関係
にある点に付された番号を循環リスト構造であられした
設計データとを比較することにより、ノやターンの欠陥
を判定検出することを要旨とする。本発明の有利な実施
の態様においては、電気信号の２値化処理と接続データ
生成処理の間に、２値化されり／ヤターンの縮少処理お
よび／または拡大処理が付加され、パターンの欠陥の判
定検出がそれらの処理を経て得られた判定結果から、ま
たはその判定結果にそれらの処理を経ないで得られた判
定結果も加味して行なわれろ。
陥検出方法は、パターンの光学像を電気信号に変換し、
その電気信号を２値化し、２値化された／Ｊパターン選
択され−ｆｃ２点間の連結関係音調べ、連結関係をそれ
らの点に伺された番号の対で表わした接続データを生成
し、その接続データと、設計情報よシ作成し、連結関係
にある点に付された番号を循環リスト構造であられした
設計データとを比較することにより、ノやターンの欠陥
を判定検出することを要旨とする。本発明の有利な実施
の態様においては、電気信号の２値化処理と接続データ
生成処理の間に、２値化されり／ヤターンの縮少処理お
よび／または拡大処理が付加され、パターンの欠陥の判
定検出がそれらの処理を経て得られた判定結果から、ま
たはその判定結果にそれらの処理を経ないで得られた判
定結果も加味して行なわれろ。
回路パターンの電気的導通全非接触で検出するＫは、パ
ターンが平面上に存在することを考慮すると、パターン
の光学像を検出し、導体部分σ）みを２値パターンとし
て分離抽出できれば、２値／やターンに連結性処理を施
し、２パッド間の２値パターン上の接続関係音調べるこ
とによって実現でき、これと設計情報より得られた正し
い接続関係とを比較すれば、断線、短絡の検査が可能と
なる。
ターンが平面上に存在することを考慮すると、パターン
の光学像を検出し、導体部分σ）みを２値パターンとし
て分離抽出できれば、２値／やターンに連結性処理を施
し、２パッド間の２値パターン上の接続関係音調べるこ
とによって実現でき、これと設計情報より得られた正し
い接続関係とを比較すれば、断線、短絡の検査が可能と
なる。
また、第１図に示すような、パターンＰが存在する場合
、パターン幅小、パターン間隔小を、そ瓦ぞれ２値パタ
ーンの縮小処理（第２図）、拡大処理（第３図）によっ
て、積極的に断線、短絡とすれば、これらを検出、検査
することが可能となる。第１図において、ａはパターン
幅小の箇所を表わし、ｂはパターン間隔小の箇ＦＪＴを
示す。それらの箇所は縮小処理を受けたパターンを表わ
す第２図においては断線、拡大処理を受けたパターンを
表わす第３図においては短絡とかつて現れる。
、パターン幅小、パターン間隔小を、そ瓦ぞれ２値パタ
ーンの縮小処理（第２図）、拡大処理（第３図）によっ
て、積極的に断線、短絡とすれば、これらを検出、検査
することが可能となる。第１図において、ａはパターン
幅小の箇所を表わし、ｂはパターン間隔小の箇ＦＪＴを
示す。それらの箇所は縮小処理を受けたパターンを表わ
す第２図においては断線、拡大処理を受けたパターンを
表わす第３図においては短絡とかつて現れる。
本発明は、連絡性処理の吊カデータを着目ノｅツドとそ
れに接続しているノぐラドの対とし、また設計情報より
の接続関係データを循環リスト構造とし、（以降本明細
書においては、１１１１者全接続データ、後者を設計デ
ータと呼ぶ。）接続データから一つずつ対データを取り
出し、設計データの循環リスト上にそれぞれのパッドが
存在するか否か全訳べることによって検イｆする方式で
ある。これによって、データ量と処理量の大幅な低減全
実現することができる。
れに接続しているノぐラドの対とし、また設計情報より
の接続関係データを循環リスト構造とし、（以降本明細
書においては、１１１１者全接続データ、後者を設計デ
ータと呼ぶ。）接続データから一つずつ対データを取り
出し、設計データの循環リスト上にそれぞれのパッドが
存在するか否か全訳べることによって検イｆする方式で
ある。これによって、データ量と処理量の大幅な低減全
実現することができる。
まず、接続データについてさらに詳しく説明する、第４
図は接続データを示す。同図に示すよ５に、データは着
目ノやラド番号と連結関係にある親パッド番号の対であ
る。／ｆラッド号とけ、回路パターン上で導通関係等を
検査する必要のあるパッドに特定の規則にしたがって付
された番号である。
図は接続データを示す。同図に示すよ５に、データは着
目ノやラド番号と連結関係にある親パッド番号の対であ
る。／ｆラッド号とけ、回路パターン上で導通関係等を
検査する必要のあるパッドに特定の規則にしたがって付
された番号である。
例えば、第５図に示すように、上から下、左から右へと
いう順に１から順に番号付げづ−る。・やラドのうち親
／やラドとは、連結した個々の回路−やターンを代表す
る特定の１個のパッドである。親・ぐラドの決定法は、
例えば、回路パターン上で最も左上にあるものというよ
づに特定の規準を定めておげばよい。第６図のパターン
を例とした接続データを第１表に示す。同図で、親、Ｆ
ラドはノぐラド番号１，４てあり、また第１表に示′１
−ように、パッド番号対の格納順序（アドレス）は任意
である、第 １ 表 つぎに、設計データについてさらに詳しく説明する。設
計データはアドレス丁なわちパッド番号と、その番号を
表わしている数字を循環して変化させたとき、最初に現
われる、そのパッドと連結関係にあるパッド番号とから
なる循環リストで表現されたデータ構造金持っている。
いう順に１から順に番号付げづ−る。・やラドのうち親
／やラドとは、連結した個々の回路−やターンを代表す
る特定の１個のパッドである。親・ぐラドの決定法は、
例えば、回路パターン上で最も左上にあるものというよ
づに特定の規準を定めておげばよい。第６図のパターン
を例とした接続データを第１表に示す。同図で、親、Ｆ
ラドはノぐラド番号１，４てあり、また第１表に示′１
−ように、パッド番号対の格納順序（アドレス）は任意
である、第 １ 表 つぎに、設計データについてさらに詳しく説明する。設
計データはアドレス丁なわちパッド番号と、その番号を
表わしている数字を循環して変化させたとき、最初に現
われる、そのパッドと連結関係にあるパッド番号とから
なる循環リストで表現されたデータ構造金持っている。
個々の循環リストは一つの連結した回路パターン上にあ
るすべてのｉｅラッド号の接続関係を示したものである
。
るすべてのｉｅラッド号の接続関係を示したものである
。
ここで、接続関係とは、／フッド相互間の単なる連結関
係のみ全意味し、幾何的な位置関係を示すものではない
。ポインティング順は番号の若い順または古い１＠とて
る。第６図のパターン金側にした設計データを第２表に
示す。
係のみ全意味し、幾何的な位置関係を示すものではない
。ポインティング順は番号の若い順または古い１＠とて
る。第６図のパターン金側にした設計データを第２表に
示す。
第 ２ 表
以上に説明した接続データと設計データを比較して、欠
陥を検出する方法について述べる。処理の中間データを
格納するために、設計データの各パッド番号（アドレス
）に２ビツトの属性データ全付加する。そのためのアル
ゴリズムを以下に示すＯ 欠陥検出アルゴリズム 段階１． 属性データを丁べて０にクリアする。
陥を検出する方法について述べる。処理の中間データを
格納するために、設計データの各パッド番号（アドレス
）に２ビツトの属性データ全付加する。そのためのアル
ゴリズムを以下に示すＯ 欠陥検出アルゴリズム 段階１． 属性データを丁べて０にクリアする。
段階２．全ての接続データを以下の手順で設計データと
比較し、属性データに結果を格納する。もし接続データ
の左右のパッド番号が等しいときは、属性データー１、
そうでないときは、設計データ上の循環リストを一巡し
接続データの右パッド番号（親・やラド番号）が設計デ
ータ上にあるか調べる。もしあるとき、属性データー２
、そうでないとき、属性データー３、 段階３．設計データ全例々の循環リストの属性データを
調べ、つぎに示す規準にしたがって欠陥判定する。
比較し、属性データに結果を格納する。もし接続データ
の左右のパッド番号が等しいときは、属性データー１、
そうでないときは、設計データ上の循環リストを一巡し
接続データの右パッド番号（親・やラド番号）が設計デ
ータ上にあるか調べる。もしあるとき、属性データー２
、そうでないとき、属性データー３、 段階３．設計データ全例々の循環リストの属性データを
調べ、つぎに示す規準にしたがって欠陥判定する。
ケース１．０が一つ以上あった場合
−パッドに欠陥がある（パッドなし）
ケース２．１が一つで他はみな２の場合−正常
ケース３，１が二つ以上あった場合
→断線
ケース４．３が一つ以上あった場合
−短絡
段階４．各循環リスト（連結した回路ｉ９ターン）の欠
陥判定結果を出力する。
陥判定結果を出力する。
以下に、図面を参照しながら、実施例を用いて本発明を
一層詳細に説明するが、それらは例示に過ぎず、本発明
の枠を越えることなしにいろいろな変形や改良があシ得
ることは勿論である。
一層詳細に説明するが、それらは例示に過ぎず、本発明
の枠を越えることなしにいろいろな変形や改良があシ得
ることは勿論である。
まず、本発明の最も基本的な実施例全説明する。
本実施例を具体的に実行する装置の構成を第７図に示す
。同図に示すように、まず、撮像装置２１によって、被
検査パターンの光学像を電気信号に変換する。撮像装置
２１にはＴＶカメラなどの２次元画像撮像装置を用いて
もよいし、リニアセンサと一方向駆動機構との組合せに
よる撮像装置を用いてもよい。電気信号は、２値化装置
２２によって２値信号（２値パターン）に変換される。
。同図に示すように、まず、撮像装置２１によって、被
検査パターンの光学像を電気信号に変換する。撮像装置
２１にはＴＶカメラなどの２次元画像撮像装置を用いて
もよいし、リニアセンサと一方向駆動機構との組合せに
よる撮像装置を用いてもよい。電気信号は、２値化装置
２２によって２値信号（２値パターン）に変換される。
２値化方式には、固定閾値方式を用いてもよいし、安定
なパターンを得るため、浮動閾値方式を用いたり、シェ
ーディング補正の手段を用いてもよい。２値信号は連結
性処理装置乙に入力され、第４図に示した接続データを
作成する。・２ラド番号全連結性処理の際に知るため、
予め設計情報より・ぐラド位置とパッド番号の対応関係
を作成し、・ぐラド位置データ・メモリ２７に格納して
おく。連結性処理装置は、より具体的には本出願人が先
に提出した「画像処理装置と方法」と題する出願明細書
に示された装置である。作成された接続データは、接続
データメモＩＪ ２４に格納されろ。一方、設計データ
は、回路パターンの設計情報より予め作成され、設計デ
ータ・メモリ２６に格納されている。すべての回路パタ
ーンの接続データが作成された後（撮像装置によるすべ
ての回路パターンの撮像後）、処理装置５によって、先
に述べた欠陥検出アルゴリズムを実行し、属性データを
属性データ・メモリ四に出力、欠陥判定を行なう。
なパターンを得るため、浮動閾値方式を用いたり、シェ
ーディング補正の手段を用いてもよい。２値信号は連結
性処理装置乙に入力され、第４図に示した接続データを
作成する。・２ラド番号全連結性処理の際に知るため、
予め設計情報より・ぐラド位置とパッド番号の対応関係
を作成し、・ぐラド位置データ・メモリ２７に格納して
おく。連結性処理装置は、より具体的には本出願人が先
に提出した「画像処理装置と方法」と題する出願明細書
に示された装置である。作成された接続データは、接続
データメモＩＪ ２４に格納されろ。一方、設計データ
は、回路パターンの設計情報より予め作成され、設計デ
ータ・メモリ２６に格納されている。すべての回路パタ
ーンの接続データが作成された後（撮像装置によるすべ
ての回路パターンの撮像後）、処理装置５によって、先
に述べた欠陥検出アルゴリズムを実行し、属性データを
属性データ・メモリ四に出力、欠陥判定を行なう。
第８図に示す被検査・ぐり一層を例に実際の欠陥検出処
理過程を示す。２値化処理、連結性処理を経て、接続デ
ータ・メモリ冴に格納された接続データの内容を第３表
に示す。一方、正常なパターンが第９図に示ｊパターン
であるときの設計データを第４表に示す。第４表の左コ
ラムはアドレス、中央コラムはノぞラド番号（ポインタ
）、右コラムは属性データを示す。属性データは０に初
期化しておく。まず、接続データ・メモリｕの先頭のデ
ータを調べると左右のノぐラド番号とも１であるので、
設計データのアドレス１の属性データを１とするＯつぎ
の接続データも左右のパッド番号とも第３表 第
４表 ２であるので、設計データのアドレス２の属性データを
１とする。つきの接続データは左ノやラド番号が３、親
パッド番号は２である。まず、設計データのアドレス３
のデータ（ポインタ）を調べると１であり、親パッド番
号２と一致しない。そこで、つぎにポインタの指してい
るアドレス１のデータを調べる、データは２であり親ｉ
ｅツド番号と一致したのでアドレス３の属性データを２
とする。
理過程を示す。２値化処理、連結性処理を経て、接続デ
ータ・メモリ冴に格納された接続データの内容を第３表
に示す。一方、正常なパターンが第９図に示ｊパターン
であるときの設計データを第４表に示す。第４表の左コ
ラムはアドレス、中央コラムはノぞラド番号（ポインタ
）、右コラムは属性データを示す。属性データは０に初
期化しておく。まず、接続データ・メモリｕの先頭のデ
ータを調べると左右のノぐラド番号とも１であるので、
設計データのアドレス１の属性データを１とするＯつぎ
の接続データも左右のパッド番号とも第３表 第
４表 ２であるので、設計データのアドレス２の属性データを
１とする。つきの接続データは左ノやラド番号が３、親
パッド番号は２である。まず、設計データのアドレス３
のデータ（ポインタ）を調べると１であり、親パッド番
号２と一致しない。そこで、つぎにポインタの指してい
るアドレス１のデータを調べる、データは２であり親ｉ
ｅツド番号と一致したのでアドレス３の属性データを２
とする。
つぎの接続データの左ノソツド番号は４、親パッド番号
は２である。設計データのアドレス４のデータを調べろ
と５であり、親パッド番号２と一致しない。そこでアド
レス５のデータを調べると４であり、親・やラド番号２
と一致しないばか９か、データが接続データの左のｉＰ
ラッド号４に一致し、循環リストを一巡しても親パッド
が発見できなかったことになる。そこで、アドレス４の
属性データを３とする。つぎの接続データに関しても、
同様に循環リストラ−巡しても親パッドが発見できない
ので、アドレス５の属性データを３とする。
は２である。設計データのアドレス４のデータを調べろ
と５であり、親パッド番号２と一致しない。そこでアド
レス５のデータを調べると４であり、親・やラド番号２
と一致しないばか９か、データが接続データの左のｉＰ
ラッド号４に一致し、循環リストを一巡しても親パッド
が発見できなかったことになる。そこで、アドレス４の
属性データを３とする。つぎの接続データに関しても、
同様に循環リストラ−巡しても親パッドが発見できない
ので、アドレス５の属性データを３とする。
ツキノ接続データは圧の・やラド番号６、親パッド番号
６であるので、アドレス６の属性データを１とてる。つ
ぎの接続データは左の・ぞラド番号〃；８、親パッド番
号が６であり、設計データのアドレス８のデータを調べ
ると６なので、アドレス８の属性データを２とでる。以
上で、こσ）場合σ）すべての接続データのサーチが終
り、属性データ７５５作成されたことになる。そこで、
今度は属性データを各循環リスト毎に調べ、欠陥判定を
行なう。まず、ノぞラド番号１，２．３より成る・ぐタ
ーンは、属性データに１が二つあるので、断線と判定さ
れる。
６であるので、アドレス６の属性データを１とてる。つ
ぎの接続データは左の・ぞラド番号〃；８、親パッド番
号が６であり、設計データのアドレス８のデータを調べ
ると６なので、アドレス８の属性データを２とでる。以
上で、こσ）場合σ）すべての接続データのサーチが終
り、属性データ７５５作成されたことになる。そこで、
今度は属性データを各循環リスト毎に調べ、欠陥判定を
行なう。まず、ノぞラド番号１，２．３より成る・ぐタ
ーンは、属性データに１が二つあるので、断線と判定さ
れる。
つぎにパッド番号４，５よす成る７ＮＯターンは、属性
データがすべて３であるσ）で、短絡と半１」定される
。また、ノぞラド番号６，７．８より成るノやターンは
、属性データにＯがあるので、ノソッドなし不良が存在
する（パッド番号７）。こび）ように、判定結果ｉｌ″
ｊ：／′Ｐターン上の欠陥を正しく指摘しても・る。
データがすべて３であるσ）で、短絡と半１」定される
。また、ノぞラド番号６，７．８より成るノやターンは
、属性データにＯがあるので、ノソッドなし不良が存在
する（パッド番号７）。こび）ように、判定結果ｉｌ″
ｊ：／′Ｐターン上の欠陥を正しく指摘しても・る。
ただし短絡しているノリーン（７） ’）ち一つは半」
定結果に表われない。しかし、これは重大な欠点とはな
り得ない。
定結果に表われない。しかし、これは重大な欠点とはな
り得ない。
このように、本実施例によれば比較的簡単な構成で、非
接触でパターンの短絡、断線を検出できる。
接触でパターンの短絡、断線を検出できる。
つぎに木発明による第２の実施例にすし・て説明する。
本実施例全具体的に実行でる装置σ）構成を第１０図に
示す。先に示した実施例（第７図）との相違は２値化装
置２２と連結性処理装置乙との間に縮小処理結果加が入
っている唐であり、他σフ構成は全く同じである。縮小
処理装置２９１２″）−実施例全第１Ｊ図に示す。装置
はｎビットのシフト・レジスタ３１ （？ＴＬ２−１
）本トｍ、ビットのシフト・レヅスタ３２ｍ２本から成
る。これらのシフト・レジスタは同一のサンプリング・
クロックにより駆動される。
示す。先に示した実施例（第７図）との相違は２値化装
置２２と連結性処理装置乙との間に縮小処理結果加が入
っている唐であり、他σフ構成は全く同じである。縮小
処理装置２９１２″）−実施例全第１Ｊ図に示す。装置
はｎビットのシフト・レジスタ３１ （？ＴＬ２−１
）本トｍ、ビットのシフト・レヅスタ３２ｍ２本から成
る。これらのシフト・レジスタは同一のサンプリング・
クロックにより駆動される。
ｎｕ撮像装置２１の水平方向のサンプリング点数に一致
させる。また、ｍ１＋ ７ｎ２はサンプリング時間間隔
、撮像装置の垂直方向分解能、検出したし・欠陥の大き
さにより決定されろ。例えばサンプリング時間間隔、垂
直方向分解能がそれぞれ１０μｍに相当し、欠陥の大き
さが３０μｍ角であればｍｌ＝ｍ２＝３とする。（第１
１図）。そして、ｍ１Ｘ ７ｒＬｔのシフトレジスタ３
２の出力’１ＡＮＤ回路３３に導き、連結性処理装置お
に対して出力する。第１１図では、１べてのシフト−レ
ジスタの出力を取り出しているが、検出したい欠陥の形
によって選択的に取り出してもよい。第１２図に示ｊ２
値パターンの第１１図の装置による縮小処理結果を第１
３図に示す。最も短い線分を一辺とする正方形は１画素
を表わす。
させる。また、ｍ１＋ ７ｎ２はサンプリング時間間隔
、撮像装置の垂直方向分解能、検出したし・欠陥の大き
さにより決定されろ。例えばサンプリング時間間隔、垂
直方向分解能がそれぞれ１０μｍに相当し、欠陥の大き
さが３０μｍ角であればｍｌ＝ｍ２＝３とする。（第１
１図）。そして、ｍ１Ｘ ７ｒＬｔのシフトレジスタ３
２の出力’１ＡＮＤ回路３３に導き、連結性処理装置お
に対して出力する。第１１図では、１べてのシフト−レ
ジスタの出力を取り出しているが、検出したい欠陥の形
によって選択的に取り出してもよい。第１２図に示ｊ２
値パターンの第１１図の装置による縮小処理結果を第１
３図に示す。最も短い線分を一辺とする正方形は１画素
を表わす。
第１４図に示す被検査パターンの縮小処理後のパターン
全第１５図に、連結性処理で生成された接続データを第
５表に、設計データを第６表に示す。さらに、先に述べ
た第１の実施例と同様に生成した属性データと欠陥判定
結果を第６表の右の欄に示す。この結果から明らかなよ
うに、規定値（この例では加μｍ）以下のノぐターン幅
小を断線として検出できている。ただし、断線とノＮｏ
ターン幅小σ）区別はできないし、微細な短絡を見逃１
−可能性力Ｓある。このよう°に、本実施例によれば、
断線および・ぐターン幅小を区別なしに検出さえ１−れ
ばよ（・場合に、比較的簡単な構成でパターン欠陥検出
装置を芙現できる。
全第１５図に、連結性処理で生成された接続データを第
５表に、設計データを第６表に示す。さらに、先に述べ
た第１の実施例と同様に生成した属性データと欠陥判定
結果を第６表の右の欄に示す。この結果から明らかなよ
うに、規定値（この例では加μｍ）以下のノぐターン幅
小を断線として検出できている。ただし、断線とノＮｏ
ターン幅小σ）区別はできないし、微細な短絡を見逃１
−可能性力Ｓある。このよう°に、本実施例によれば、
断線および・ぐターン幅小を区別なしに検出さえ１−れ
ばよ（・場合に、比較的簡単な構成でパターン欠陥検出
装置を芙現できる。
つきに第３の実施例について説明する。本実施例を具体
的に実行する装置の構成を第１６図に示す。
的に実行する装置の構成を第１６図に示す。
同図より明らかなように、本実施例は、第１０）実施例
と第２の実施例の複合である。第１４図に示す被検査パ
ターンより検出された属性データおよび欠陥判定結果を
設計データとともに第７表に示す。
と第２の実施例の複合である。第１４図に示す被検査パ
ターンより検出された属性データおよび欠陥判定結果を
設計データとともに第７表に示す。
第 ７ 表
第１６図に示す装置は第７図に示す装置と第１０図に示
す装置を合わせたものであり、それらの図と共通する引
用番号はそれらの図におけるものと同じ部分全表わし、
引用番号に添えられたａは原パターン全処理する系列に
属することを表わし、ｂは縮小・ぐターン全処理する系
列に属すすることを表わｊｏ各系列における処理は、前
２例と全く同じであり、最後に、原パターンより得られ
た判定結果と縮小パターンより得られた判定結果を総合
的に判断する処理を加える。すなわち、第７表に示すよ
５に、二つの判定結果より、断線と・ぐターン幅小の区
別が可能になるとともに、微細な短絡の見逃しもなくな
る。このように、本実施例によれば、断線とパターン幅
小を区別して検出できる。
す装置を合わせたものであり、それらの図と共通する引
用番号はそれらの図におけるものと同じ部分全表わし、
引用番号に添えられたａは原パターン全処理する系列に
属することを表わし、ｂは縮小・ぐターン全処理する系
列に属すすることを表わｊｏ各系列における処理は、前
２例と全く同じであり、最後に、原パターンより得られ
た判定結果と縮小パターンより得られた判定結果を総合
的に判断する処理を加える。すなわち、第７表に示すよ
５に、二つの判定結果より、断線と・ぐターン幅小の区
別が可能になるとともに、微細な短絡の見逃しもなくな
る。このように、本実施例によれば、断線とパターン幅
小を区別して検出できる。
つぎに、本発明による第４の実施例について説明する。
本実施例を具体的に実行する装置の構成を第１７図に示
す。第１の実施例（第７図）との相違は、２値化装置ｎ
と連結性処理装置ｎとの間に、拡大処理装置３０が入っ
ている点であり、他の構成は全く同じである。拡大処理
装置３０の一実施例を第１８図に示す。装置はｎビット
のシフト・レジスタ３１ （７７Ｌ２ １ ）本とｍ、
ビットのシフト参レジスタ３２ｍ２本から成る。これら
のシフト・レジスタは同一のサンプリング・クロックで
駆動される。ｎは撮像装置の水平方向のサンプリング点
数に一致させる。ま’ｆｃ、ｍｌ ＋ ｍ２はサンプリ
ング時間間隔、撮像装置２１の垂直方向分解能、検出し
たい欠陥の大きさにより決定される。例えば、サンプリ
ング時間間隔、垂直方向分解能がそれぞれ１０μｍに相
当し、欠陥の大きさが３０ｐｍ角であれば、ｍ、二ｍ２
＝３とする（第１８図）。そして、７５ Ｘ ｍ２のン
フすべてのシフト・レジスタ３２の出方をＯＲ回路讃に
導いているが、検出したい欠陥の形によって、選択的に
取り出してもよい。第１２図に示す２値パターンの第１
８図の装置にょジ拡大処理結果゛を第１９図に示す。ま
た、第１４図に示す被検査パターンの拡大処理後のパタ
ーンを第２０図に、連結性処理で生成された接続データ
を第８表に示す。さらに、第１の実施例と同様に生成し
た属性データと欠陥判定結果を設計データとともに第９
表に示−ｆ。
す。第１の実施例（第７図）との相違は、２値化装置ｎ
と連結性処理装置ｎとの間に、拡大処理装置３０が入っ
ている点であり、他の構成は全く同じである。拡大処理
装置３０の一実施例を第１８図に示す。装置はｎビット
のシフト・レジスタ３１ （７７Ｌ２ １ ）本とｍ、
ビットのシフト参レジスタ３２ｍ２本から成る。これら
のシフト・レジスタは同一のサンプリング・クロックで
駆動される。ｎは撮像装置の水平方向のサンプリング点
数に一致させる。ま’ｆｃ、ｍｌ ＋ ｍ２はサンプリ
ング時間間隔、撮像装置２１の垂直方向分解能、検出し
たい欠陥の大きさにより決定される。例えば、サンプリ
ング時間間隔、垂直方向分解能がそれぞれ１０μｍに相
当し、欠陥の大きさが３０ｐｍ角であれば、ｍ、二ｍ２
＝３とする（第１８図）。そして、７５ Ｘ ｍ２のン
フすべてのシフト・レジスタ３２の出方をＯＲ回路讃に
導いているが、検出したい欠陥の形によって、選択的に
取り出してもよい。第１２図に示す２値パターンの第１
８図の装置にょジ拡大処理結果゛を第１９図に示す。ま
た、第１４図に示す被検査パターンの拡大処理後のパタ
ーンを第２０図に、連結性処理で生成された接続データ
を第８表に示す。さらに、第１の実施例と同様に生成し
た属性データと欠陥判定結果を設計データとともに第９
表に示−ｆ。
第８表 第 ９ 表
この結果より明らかなように、規定値（この例では３０
μｍ）以下のパターン間隔年を短縮として検出できてい
る。ただし、短絡パターン間隔年の区別はできないし、
微細な断線を見逃す可能性がある。
μｍ）以下のパターン間隔年を短縮として検出できてい
る。ただし、短絡パターン間隔年の区別はできないし、
微細な断線を見逃す可能性がある。
このように、本実施例によれば、短絡およびパタ−ン間
隔年を区別なしに検出さえてればよい場合に、比較的簡
単な構成でパターン欠陥検出装置全実現できる。
隔年を区別なしに検出さえてればよい場合に、比較的簡
単な構成でパターン欠陥検出装置全実現できる。
つぎに第５の実施例について説明する。本実施例ケ具体
的に実行する装置の構成を第２１図に示す。
的に実行する装置の構成を第２１図に示す。
同図よシ明らかなように、本実施例は、第１の実施例と
第４の実施例の複合である。第１４図に示した被検査パ
ターンより検出された属性データおよび欠陥判定結果を
第１０表に示す。第２１図に示す装置は第７図に示す装
置と第１７図に示す装置を合わせたものであり、それら
の図と共通する引用番号はそれらの図におけるものと同
じ部分を表わし、引用番号に添えられ７’ｎａは、第１
６図におけると同様に、原／４’ターンを処理する系列
に属することを表わし、Ｃは拡大パターンを処理する系
列に属することを表わ丁。各系列における処理は、第１
および第４の例における処理と全く同じであるが、最後
に、第３の例と同様、原ノやターンより得られた判定結
果と拡大パターンより得られ、た判定結果を総合的に判
断する処理を加える。
第４の実施例の複合である。第１４図に示した被検査パ
ターンより検出された属性データおよび欠陥判定結果を
第１０表に示す。第２１図に示す装置は第７図に示す装
置と第１７図に示す装置を合わせたものであり、それら
の図と共通する引用番号はそれらの図におけるものと同
じ部分を表わし、引用番号に添えられ７’ｎａは、第１
６図におけると同様に、原／４’ターンを処理する系列
に属することを表わし、Ｃは拡大パターンを処理する系
列に属することを表わ丁。各系列における処理は、第１
および第４の例における処理と全く同じであるが、最後
に、第３の例と同様、原ノやターンより得られた判定結
果と拡大パターンより得られ、た判定結果を総合的に判
断する処理を加える。
すなわち、第１０表に示すように、二つの判定結果より
、短絡パターン間隔年の区別が可能になるとともに、微
細な断線の見逃しもなくなる。このように、本実施例に
よれば、短絡とパターン間隔年を区別して検出できる。
、短絡パターン間隔年の区別が可能になるとともに、微
細な断線の見逃しもなくなる。このように、本実施例に
よれば、短絡とパターン間隔年を区別して検出できる。
第 １０ 表
つぎに本発明による第６の実施例について説明する。本
実施例を具体的に実行する装置σ）構成を第ｎ図に示す
。同図より明らかなように、本実施例は、第２の実施例
と第４の実施例の複合である。
実施例を具体的に実行する装置σ）構成を第ｎ図に示す
。同図より明らかなように、本実施例は、第２の実施例
と第４の実施例の複合である。
第１４図に示した被検査パターンより検出された属性デ
ータおよび欠陥判定結果を設計データとともに第１］表
に示す。ここに至る処理は第２．第４の例と全く同じで
ある、ただし、最後に、縮小／やターンより得られた判
定結果と拡大／ｅターンより得られた判定結果全総合的
に判断する処理音訓える。
ータおよび欠陥判定結果を設計データとともに第１］表
に示す。ここに至る処理は第２．第４の例と全く同じで
ある、ただし、最後に、縮小／やターンより得られた判
定結果と拡大／ｅターンより得られた判定結果全総合的
に判断する処理音訓える。
すなわち、第１２表に示ｊ、にうに、二つの判定結果よ
ジ、パターン間隔年と微細な短絡、パターン幅小と微細
な断線の区別は付かないが、その他に関しては、完全に
区別して検出が可能であるとともに、見逃しもない。こ
のように本実施例によれば、完全な短絡、完全な断線、
・やターン間隔年または微細な短絡、パターン幅小また
は微細な断線を区別して検出できる。
ジ、パターン間隔年と微細な短絡、パターン幅小と微細
な断線の区別は付かないが、その他に関しては、完全に
区別して検出が可能であるとともに、見逃しもない。こ
のように本実施例によれば、完全な短絡、完全な断線、
・やターン間隔年または微細な短絡、パターン幅小また
は微細な断線を区別して検出できる。
第 １１ 表
第 １２ 表
つぎに本発明による第７の実施例について説明する。本
実施例を具体的に実行する装置の構成を第ｎ図に示す。
実施例を具体的に実行する装置の構成を第ｎ図に示す。
同図より明らかなように、本実施例に、第１．第２．第
４の実施例の複合である。
４の実施例の複合である。
第１４図に示した被検査パターンより検出された属性デ
ータおよび欠陥判定結果全設計データとともに第１３表
に示す。
ータおよび欠陥判定結果全設計データとともに第１３表
に示す。
ここに至る処理は、第１．第２．第４の例と全く同じで
ある。ただし、最後に縮小パターンより得られた判定結
果と拡大・やターンより得られた判定結果と原パターン
より得られた判定結果を総合的に判断する処理を加えろ
８″ｆなわち、第１４表に示すように、三つの判定結果
より、完全な断線、完全な短絡、微細な断線、微細な短
絡、・ぞターン幅小、パターン間隔年を完全に区別して
検出が可能であるとともに、見逃しもない８このように
、本実施例によれば、完全に欠陥の種類を区別した検つ
ぎに、以上説明した七つの実施例に必要なメモリ容量と
処理時間について考察する。
ある。ただし、最後に縮小パターンより得られた判定結
果と拡大・やターンより得られた判定結果と原パターン
より得られた判定結果を総合的に判断する処理を加えろ
８″ｆなわち、第１４表に示すように、三つの判定結果
より、完全な断線、完全な短絡、微細な断線、微細な短
絡、・ぞターン幅小、パターン間隔年を完全に区別して
検出が可能であるとともに、見逃しもない８このように
、本実施例によれば、完全に欠陥の種類を区別した検つ
ぎに、以上説明した七つの実施例に必要なメモリ容量と
処理時間について考察する。
パッドが１基板内に２５６Ｘ ２５６点あると仮定し、
まずメモリ容量の計算を行なう。この場合、・ぞラド番
号は１６ ｂｉｔ （２ｂｙｔｅ ）で表現できる。連
結性処理で全てのパッドが検出されたとすると、生成さ
れる接続データは、 （１６ｂｉｔ＋１６ ｂｉｔ ）Ｘ ２５６２＝ ２，
０９７，１５２ ｂｉｔ＝ ２６２．１４４ ｋｂｙ
ｔｅ また、設計データは １６ ｂｉｔＸ ２５６２＝ １，０４８．５７６ ｂ
ｉｔ＝ １３１．０７２ ｋｂｙｔｅ 属性データは、予備も含めて４ｂｉｔで表現すると４
ｂｉｔ Ｘ ２５６２＝ ２６２，１４４ ｂｉｔ＝
３２．７６８ ｋｂｙｔｅ となる。全メモリ容量を第１〜第７の実施例についてそ
れぞれ計算すると、 第１の実施例 ４２５．９８４ ｋｂｙｔｅ第
２ ” ４２５．９８４ ｋｂｙｔｅ第
３ ７／ ７２０．８９６ ｋｂｙｔｅ第
４の実施例 ４２５．９８４ ｋｂｙｔｅ第５
〃 ７２０．８９６ ｋｂｙ
ｔｅ第６ ” ７２０．８９６ ｋｂｙｔ
ｅ第７ ｔｔ １，０１５．８
０８ ｋｂｙｔｅとなる。これらは、６４ｋｂｉｔの
ＲＡＭを用いると、５２個〜１２４個必要となるが、十
分実現可能な容量であり、今後のＲＡＭ容量増加を考慮
でると・何ら問題となるものではない。例えば、１５０
ｙｎｍ角の基板を５μｍの分解能で検出する時の原画像
の情報量９００ Ｍｂｉｔ （＝ １１２．５Ｍｂｙｔ
ｅ）に比べ、これらは非常にコン７やクトなものと言え
る。
まずメモリ容量の計算を行なう。この場合、・ぞラド番
号は１６ ｂｉｔ （２ｂｙｔｅ ）で表現できる。連
結性処理で全てのパッドが検出されたとすると、生成さ
れる接続データは、 （１６ｂｉｔ＋１６ ｂｉｔ ）Ｘ ２５６２＝ ２，
０９７，１５２ ｂｉｔ＝ ２６２．１４４ ｋｂｙ
ｔｅ また、設計データは １６ ｂｉｔＸ ２５６２＝ １，０４８．５７６ ｂ
ｉｔ＝ １３１．０７２ ｋｂｙｔｅ 属性データは、予備も含めて４ｂｉｔで表現すると４
ｂｉｔ Ｘ ２５６２＝ ２６２，１４４ ｂｉｔ＝
３２．７６８ ｋｂｙｔｅ となる。全メモリ容量を第１〜第７の実施例についてそ
れぞれ計算すると、 第１の実施例 ４２５．９８４ ｋｂｙｔｅ第
２ ” ４２５．９８４ ｋｂｙｔｅ第
３ ７／ ７２０．８９６ ｋｂｙｔｅ第
４の実施例 ４２５．９８４ ｋｂｙｔｅ第５
〃 ７２０．８９６ ｋｂｙ
ｔｅ第６ ” ７２０．８９６ ｋｂｙｔ
ｅ第７ ｔｔ １，０１５．８
０８ ｋｂｙｔｅとなる。これらは、６４ｋｂｉｔの
ＲＡＭを用いると、５２個〜１２４個必要となるが、十
分実現可能な容量であり、今後のＲＡＭ容量増加を考慮
でると・何ら問題となるものではない。例えば、１５０
ｙｎｍ角の基板を５μｍの分解能で検出する時の原画像
の情報量９００ Ｍｂｉｔ （＝ １１２．５Ｍｂｙｔ
ｅ）に比べ、これらは非常にコン７やクトなものと言え
る。
ｔｒｉ、処理時間に関しては、設計データの参照回数に
よって評価するものとでる。一つの連結したパターン上
にある平均のパッド数（ｉｎｎと１−ろと、属性データ
生成の際、親パッド全発見する゛のに要する平均参照回
数は、全パターン欠陥なしと仮定・して、 したがって、２５６Ｘ ２５６ノクツドの場合、となる
８今、全ノットの１％に、親パッドを発見できない欠陥
があったとすると、この場合の参照となる、ｎ ＝ ４
を仮定すると属性データの生成には１６５．４７８．４
回の設計データの参照がある。また、欠陥の判定処理に
は、全股引データを１回参照すればよいので、 ２５６２＝ ６５．５３６回 の参照が必要である。撮像装置２Ｊから、連結性処理装
置乙による接続データ生成までの処理はリアルタイムで
処理可能である。したがって、撮像信号のサンプリング
周波数５ＭＨ７％ 処理装置をマイクロコンピュータ
とし、１回の股引データの参照に１００μｓを要すると
仮定した装置で、１５０ｍｍ角の基板全５μｍの分解能
で検査したとすると、第１から第７までの実施例に関し
て総合的な検査処理時間は、 第１の実施例では ２０３．１秒 第２〃２０３．１秒 第３ 〃２２６．２秒 第４〃２０３．１秒 第５ １１２２６．２秒 第６ 〃２２６．２秒 第７ 〃２４９．３秒 となる。
よって評価するものとでる。一つの連結したパターン上
にある平均のパッド数（ｉｎｎと１−ろと、属性データ
生成の際、親パッド全発見する゛のに要する平均参照回
数は、全パターン欠陥なしと仮定・して、 したがって、２５６Ｘ ２５６ノクツドの場合、となる
８今、全ノットの１％に、親パッドを発見できない欠陥
があったとすると、この場合の参照となる、ｎ ＝ ４
を仮定すると属性データの生成には１６５．４７８．４
回の設計データの参照がある。また、欠陥の判定処理に
は、全股引データを１回参照すればよいので、 ２５６２＝ ６５．５３６回 の参照が必要である。撮像装置２Ｊから、連結性処理装
置乙による接続データ生成までの処理はリアルタイムで
処理可能である。したがって、撮像信号のサンプリング
周波数５ＭＨ７％ 処理装置をマイクロコンピュータ
とし、１回の股引データの参照に１００μｓを要すると
仮定した装置で、１５０ｍｍ角の基板全５μｍの分解能
で検査したとすると、第１から第７までの実施例に関し
て総合的な検査処理時間は、 第１の実施例では ２０３．１秒 第２〃２０３．１秒 第３ 〃２２６．２秒 第４〃２０３．１秒 第５ １１２２６．２秒 第６ 〃２２６．２秒 第７ 〃２４９．３秒 となる。
以上説明した通り、本発明によれは、光学的手段を用い
て非接触にパターンの検出し、メソッド間σ）接続関係
の画像処理で求めているので、対象・ぞターンの多少の
変動に影響を受けず、かつ／ｅターンを傷つけることな
く、高い信頼性で、高速に欠陥検査を行なうことができ
る。
て非接触にパターンの検出し、メソッド間σ）接続関係
の画像処理で求めているので、対象・ぞターンの多少の
変動に影響を受けず、かつ／ｅターンを傷つけることな
く、高い信頼性で、高速に欠陥検査を行なうことができ
る。
特に、接続関係を表す設計データにリスト構造を用いて
いるので、接続マトリクスで表現する場合に比べ、例え
ば２５６．Ｘ ２５６パツドの場合、２’５６２Ｘ ２
５６２中２．５６ Ｘ １０９ｂｉ ｔから１．０５
Ｘ １０’ｂｉｔへのデータ圧縮が実現でき、かつ処理
時間も大幅に低減できる。
いるので、接続マトリクスで表現する場合に比べ、例え
ば２５６．Ｘ ２５６パツドの場合、２’５６２Ｘ ２
５６２中２．５６ Ｘ １０９ｂｉ ｔから１．０５
Ｘ １０’ｂｉｔへのデータ圧縮が実現でき、かつ処理
時間も大幅に低減できる。
第１図は原パターンの１例の平面図、第２図は第１図に
示されたｉ４ターンに縮小処理を施して得られるパター
ンの平面図、第３図は第１図に示されたパターンに拡大
処理を施して得られる・ぐターンの平面図、第４図は接
続データの構造を示す図表、第５図および第６図は回路
ｉ４ターンの二つの異った例を示す平面図、第７図は本
発明の第１の実施の態様による方法を実施するための装
置の構成を示すブロック図、第８図は被検査パターンの
１例の平面図、第９図は第８図に示された被検査パター
ンに対応する正常な／４’ターンの平面図、第１０図は
本発明の第２の実施の態様による方法を実施するための
装置の構成を示すブロック図、第１１図は縮小処理装置
の構成を示すブロック図、第１２図は２値パターンの一
例を示す図、第１３図は第１２図に示されたパターンに
縮小処理を施して得られるパターン図、第１４図に被検
査ノやターンの他の一つの例の平面図、第１５図は第１
４図に示された・ぐターンに縮小処理を施して得られる
パターンの平面図、第１６図は本発明の第３の実施の態
様による方法を実施するための装置の構成を示すブロッ
ク図、第１７図は本発明の第４の実施の態様による方法
全実施するための装置の構成を示すブロック図、第１８
図は拡大処理装置の構成を示すブロック図、第１９図は
第１２図に示されたパターンに拡大処理を施して得られ
るパターン図、第四図は第１４図に示されたノターンに
拡大処理を施して得られる・やターンの平面図、第２１
図、第ｎ図、および第ｎ図はそれぞれ本発明の第５．第
６．および第７σ）実施の態様による方法を実施するた
めの装置の構成を示すブロック図である。 ２］−Ｈ像装置、２２・２値化装置、２３ 、２３ａ
、 ２３ｂ 。 ２３ｃｍ連結性処理装置、２４ 、２４ａ 、 ２４ｂ
、 ２４ｃｍ・−接続データ・メモリ、５・・・処理
装置、２６・・・設計デー１り・メモリ、２７・・・ノ
ぐラド位置データΦメモリ、あ・・・属性データ・メモ
リ、２９・・・縮小処理装置、３０・・・拡大処理装置
、３１ 、３２・・・シフト・レジスタ、３３・・・Ａ
ＮＤ回路、３４・・・ＯＲ回路、 代理人弁理士 秋 本 正 実 第１図 第２図 第３図 第４図 第５図 第６図 第７因 第８図 第９図 第１０図 第１１図 第１７図 第１８図 ？ 第１９図 第２０図 第２１図 ｄ 第２２図 第２３図
示されたｉ４ターンに縮小処理を施して得られるパター
ンの平面図、第３図は第１図に示されたパターンに拡大
処理を施して得られる・ぐターンの平面図、第４図は接
続データの構造を示す図表、第５図および第６図は回路
ｉ４ターンの二つの異った例を示す平面図、第７図は本
発明の第１の実施の態様による方法を実施するための装
置の構成を示すブロック図、第８図は被検査パターンの
１例の平面図、第９図は第８図に示された被検査パター
ンに対応する正常な／４’ターンの平面図、第１０図は
本発明の第２の実施の態様による方法を実施するための
装置の構成を示すブロック図、第１１図は縮小処理装置
の構成を示すブロック図、第１２図は２値パターンの一
例を示す図、第１３図は第１２図に示されたパターンに
縮小処理を施して得られるパターン図、第１４図に被検
査ノやターンの他の一つの例の平面図、第１５図は第１
４図に示された・ぐターンに縮小処理を施して得られる
パターンの平面図、第１６図は本発明の第３の実施の態
様による方法を実施するための装置の構成を示すブロッ
ク図、第１７図は本発明の第４の実施の態様による方法
全実施するための装置の構成を示すブロック図、第１８
図は拡大処理装置の構成を示すブロック図、第１９図は
第１２図に示されたパターンに拡大処理を施して得られ
るパターン図、第四図は第１４図に示されたノターンに
拡大処理を施して得られる・やターンの平面図、第２１
図、第ｎ図、および第ｎ図はそれぞれ本発明の第５．第
６．および第７σ）実施の態様による方法を実施するた
めの装置の構成を示すブロック図である。 ２］−Ｈ像装置、２２・２値化装置、２３ 、２３ａ
、 ２３ｂ 。 ２３ｃｍ連結性処理装置、２４ 、２４ａ 、 ２４ｂ
、 ２４ｃｍ・−接続データ・メモリ、５・・・処理
装置、２６・・・設計デー１り・メモリ、２７・・・ノ
ぐラド位置データΦメモリ、あ・・・属性データ・メモ
リ、２９・・・縮小処理装置、３０・・・拡大処理装置
、３１ 、３２・・・シフト・レジスタ、３３・・・Ａ
ＮＤ回路、３４・・・ＯＲ回路、 代理人弁理士 秋 本 正 実 第１図 第２図 第３図 第４図 第５図 第６図 第７因 第８図 第９図 第１０図 第１１図 第１７図 第１８図 ？ 第１９図 第２０図 第２１図 ｄ 第２２図 第２３図
Claims (1)
- １．７ヤターンの光学像を電気信号に変換し、その電気
信号を２値化し、２値化された・母ターンの選択された
２点間の連結関係を調べ、連結関係をそれらの点に付さ
れた番号の対で表わした接続データを生成し、その接続
データと、設計情報より作成し、連結関係にある点に付
された番号を循環リスト構造で表わした設計データとを
比較することにより、パターンの欠陥を判定検出するこ
と全特徴とするパターン欠陥検出方法。 ２、電気信号の２値化処理と接続データ生成処理の間に
、２値化されたパターンの縮小処理が付加されているこ
とを特徴とする特許請求の範囲第１項記載のパターン欠
陥検出方法。 ３、電気信号の２値化処理と接続データ生成処理の間に
、２値化されたパターンの拡大処理が付加されているこ
とを特徴とする特許請求の範囲第１項記載のパターン欠
陥検出方法。 ４、縮小処理を経て得られた判定結果と縮小処理を経な
いで得られた判定結果から最終的にパターンの欠陥を判
定検出すること全特徴とする、特許請求の範囲第２項記
載の・ぞターン欠陥検出方法。 ５、 拡大処理を経て得られた判定結果と拡大処理を経
ないで得られた判定結果から最慈的にパターンの欠陥を
判定検出することを特徴とする特許請求の範囲第３項記
載のパターン欠陥検出方法８６、電気信号の２値化処理
と接続データ生成処理の間に、２値化されたパターンの
縮小処理および拡大処理が付加され、縮小処理を経て得
られた判定結果と拡大処理を経て得られた判定結果から
最終的にパターンの欠陥全判定検出することを特徴とす
る特許請求の範囲第１項記載のノｅターン欠陥検出方法
。 ７、縮小処理を経て得られた判定結果と拡大処理を経て
得られた判定結果と縮小処理も拡大処理も経ないで得ら
れた判定結果から最終的にパターンの欠陥を判定検出す
ることを特徴とする特許請求の範囲第１項記載の・ぐタ
ーン欠陥検出方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58065659A JPS59192945A (ja) | 1983-04-15 | 1983-04-15 | 配線パターン欠陥検出方法及びその装置 |
| EP84104176A EP0123229B1 (en) | 1983-04-15 | 1984-04-13 | Method and apparatus for detecting defects of printed circuit patterns |
| DE8484104176T DE3475106D1 (en) | 1983-04-15 | 1984-04-13 | Method and apparatus for detecting defects of printed circuit patterns |
| US06/600,957 US4654583A (en) | 1983-04-15 | 1984-04-16 | Method and apparatus for detecting defects of printed circuit patterns |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58065659A JPS59192945A (ja) | 1983-04-15 | 1983-04-15 | 配線パターン欠陥検出方法及びその装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1127793A Division JPH0235576A (ja) | 1989-05-23 | 1989-05-23 | 配線パターン欠陥検出方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59192945A true JPS59192945A (ja) | 1984-11-01 |
| JPH0215819B2 JPH0215819B2 (ja) | 1990-04-13 |
Family
ID=13293340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58065659A Granted JPS59192945A (ja) | 1983-04-15 | 1983-04-15 | 配線パターン欠陥検出方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59192945A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61293658A (ja) * | 1985-06-21 | 1986-12-24 | Matsushita Electric Works Ltd | 半田付け外観検査方法 |
| JPS6246205A (ja) * | 1985-08-26 | 1987-02-28 | Toshiba Corp | Ｉｃリ−ドフレ−ムの検査方法 |
| JPS62127987A (ja) * | 1985-11-28 | 1987-06-10 | Yokogawa Electric Corp | プリント板パタ−ン検査方法 |
| JPS62235550A (ja) * | 1986-04-04 | 1987-10-15 | Mitsubishi Metal Corp | 欠陥検査方法 |
| JPS63133694A (ja) * | 1986-11-26 | 1988-06-06 | ジューキ株式会社 | 厚膜回路形成における回路不良検出方法 |
| JPH0271377A (ja) * | 1988-09-07 | 1990-03-09 | Hitachi Ltd | パターン検査方法およびその装置 |
| JPH02297198A (ja) * | 1990-04-10 | 1990-12-07 | Hitachi Ltd | 配線パターン欠陥検出方法及び装置 |
| JPH0613971U (ja) * | 1992-03-04 | 1994-02-22 | 積水化成品工業株式会社 | 車輪止め |
| US5301248A (en) * | 1987-11-09 | 1994-04-05 | Hitachi, Ltd. | Method for pattern inspection and apparatus therefor |
| JPH076012U (ja) * | 1993-06-22 | 1995-01-27 | オーテックス株式会社 | 山型車輪止めの固定構造 |
| JPH07128256A (ja) * | 1993-11-09 | 1995-05-19 | Murata Mach Ltd | パッケージの綾落ち糸検出方法 |
| US5930382A (en) * | 1995-05-15 | 1999-07-27 | Hitachi, Ltd. | Wiring pattern inspecting method and system for carrying out the same |
| US6072899A (en) * | 1997-01-23 | 2000-06-06 | Hitachi, Ltd. | Method and device of inspecting three-dimensional shape defect |
-
1983
- 1983-04-15 JP JP58065659A patent/JPS59192945A/ja active Granted
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61293658A (ja) * | 1985-06-21 | 1986-12-24 | Matsushita Electric Works Ltd | 半田付け外観検査方法 |
| JPS6246205A (ja) * | 1985-08-26 | 1987-02-28 | Toshiba Corp | Ｉｃリ−ドフレ−ムの検査方法 |
| JPH0159617B2 (ja) * | 1985-11-28 | 1989-12-19 | Yokogawa Electric Corp | |
| JPS62127987A (ja) * | 1985-11-28 | 1987-06-10 | Yokogawa Electric Corp | プリント板パタ−ン検査方法 |
| JPS62235550A (ja) * | 1986-04-04 | 1987-10-15 | Mitsubishi Metal Corp | 欠陥検査方法 |
| JPH0368552B2 (ja) * | 1986-11-26 | 1991-10-28 | Juki Kk | |
| JPS63133694A (ja) * | 1986-11-26 | 1988-06-06 | ジューキ株式会社 | 厚膜回路形成における回路不良検出方法 |
| US5301248A (en) * | 1987-11-09 | 1994-04-05 | Hitachi, Ltd. | Method for pattern inspection and apparatus therefor |
| JPH0271377A (ja) * | 1988-09-07 | 1990-03-09 | Hitachi Ltd | パターン検査方法およびその装置 |
| JPH02297198A (ja) * | 1990-04-10 | 1990-12-07 | Hitachi Ltd | 配線パターン欠陥検出方法及び装置 |
| JPH0580028B2 (ja) * | 1990-04-10 | 1993-11-05 | Hitachi Ltd | |
| JPH0613971U (ja) * | 1992-03-04 | 1994-02-22 | 積水化成品工業株式会社 | 車輪止め |
| JPH076012U (ja) * | 1993-06-22 | 1995-01-27 | オーテックス株式会社 | 山型車輪止めの固定構造 |
| JPH07128256A (ja) * | 1993-11-09 | 1995-05-19 | Murata Mach Ltd | パッケージの綾落ち糸検出方法 |
| US5930382A (en) * | 1995-05-15 | 1999-07-27 | Hitachi, Ltd. | Wiring pattern inspecting method and system for carrying out the same |
| US6072899A (en) * | 1997-01-23 | 2000-06-06 | Hitachi, Ltd. | Method and device of inspecting three-dimensional shape defect |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0215819B2 (ja) | 1990-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230386013A1 (en) | Method and system for scanning wafer | |
| JPS59192945A (ja) | 配線パターン欠陥検出方法及びその装置 | |
| JP2007311426A (ja) | 画像二値化処理方法、画像処理装置及びコンピュータプログラム | |
| JP3090094B2 (ja) | テスト回路 | |
| JPS6186638A (ja) | 配線パターン欠陥検査方法 | |
| TW202414047A (zh) | 隱形眼鏡品質控制方法 | |
| JP3575512B2 (ja) | パターン検査方法及び装置 | |
| CN110874836A (zh) | 一种图像处理方法、装置、智能终端及存储介质 | |
| JPH02297198A (ja) | 配線パターン欠陥検出方法及び装置 | |
| JPH0235576A (ja) | 配線パターン欠陥検出方法及び装置 | |
| JP3233205B2 (ja) | 回路検査方法および装置 | |
| JP3919505B2 (ja) | パターン検査装置および方法 | |
| JP2858551B2 (ja) | 布線検査データ作成方法 | |
| JP3106370B2 (ja) | グラフ情報によるプリント基板の欠陥検出及び種別認識方法 | |
| Foster et al. | Automated visual inspection of bare printed circuit boards using parallel processor hardware | |
| JPH05240627A (ja) | パターン検査装置 | |
| JP3210713B2 (ja) | 所定の特徴及び許容差の識別のための画像化パターンの収縮、拡張及び処理を用いた幾何学的パターン検査方法及び装置 | |
| JP3148180B2 (ja) | 半導体集積回路のレイアウト検証方法とレイアウト検証装置 | |
| JP3283866B2 (ja) | 回路パターンの欠陥検査方法及びその装置 | |
| JP2003258499A (ja) | 検査対象部品決定装置、プログラムおよび方法 | |
| JP3400797B2 (ja) | 回路パターンの欠陥検査方法及びその装置 | |
| JPS5892869A (ja) | 配線パターンの欠陥判定方法およびその装置 | |
| JPH0785129A (ja) | テストパターン生成方法 | |
| JPS62119442A (ja) | パタ−ン検査装置 | |
| JPS63124945A (ja) | パタ−ン欠陥検出方法 |