JPS5919292A - バイポ−ラ型ｒａｍ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、バイポーラ型１（ＡＭ　（ランダム・アク
セス・メモリ）に関する。

従来より、バイポーラ型Ｒ，ＡＭのメモリアレイとして
、第１図に示すように、複数のメモリセルＭＣｏないし
ＭＣ８に対して、共通の保持定電流源■８Ｔを設けたも
のが提案されている。上記保持定電流源工。、は１例え
ば、バイアス定電圧■８がベースに印加されたトランジ
スタＱ、と、そのエミッタ抵抗Ｒ３とによりＩｓ成され
る。

また、メモリセルは、ＭＣｏ　、ＭＣ，がその代表とし
て具体的回路が示されている。

上記各メモリセルＭＣ６ないしＭＣ８の保持電圧は、各
メモリセル間で完全にバランスがとれていれば、上記保
持電流ＩＳＴが均等に配分されて各メモリセルに流れる
ので、はぼ同一になる。

しかし、メモリセルの各トランジスタＱ、ないしＱ４等
及び負荷抵抗Ｒ，ないしＩ（＋４にバラツキが生じるも
のであることの他、ビット（データ）１ｍＤｏ　　−Ｄ
ｏ　ないしり、、Ｄ３の影響を受けて。

上記保持ｍ流が均等に配分されなくなって、各メモリセ
ル間での保持電圧にバラツキが生じてしまう。

例えば、メモリセルＭＣ０、ＭＣ，に着目して説明する
と１ＭＣｏのトランジスタＱ、がオン。

ＭＣＩのトランジスタＱ、がオン状態の場合、ビット＠
Ｄｏが完全にハイレベルならないとき、オフしているト
ランジスタＱ２を通して微小電流へ１が流れて、抵抗Ｒ
，の電圧降下な大きくする。

したがって、トランジスタＱ、ないしＱ４及び抵抗Ｒ，
ないしＦＬ４間に素子バラツキがなかったとしても、オ
ンしているトランジスタＱ＋　　、Ｑｓのベース電位の
均衡がくずれ、トランジスタＱ。

ノヘース電位がトランジスタＱ、のベース電位より低く
なってしまうので、メモリセルＭＣ，に多くの保持電流
が流れてしまう。このようになると。

メモリセルＭＣ０において、上記保持電流が小さくなる
ことと、上記微小電流△ｉが流れることにヨリ、ソのｗ
Ｂ圧のハイレベル、ロウレベルの電圧差が小さくなって
、誤動作してしまうことがある。

上記メモリセルでの保持電圧のバラツキ、変動は、素子
特性のバラツキ、ピッ）Ｉｉｌｌ！位の変動等の複雑な
組合せにより生じるので、その対策を極めて困難にして
しまう。

この発明の目的は、比較的簡単な構成により。

メモリセルの保持電流のアンバランスを防止したバイポ
ーラ型ＲＡＭを提供することにある。

この発明の他の目的は、以下の説明及び図面力・ら明ら
かになるであろう。

以下、この発明を実施例とともに詳細に説明する。

第２図には、この発明の一実施例の回路図カー示されて
いる。

メモリセルＭＣは１代表として示されて（・る２つのメ
モリセルのように、マルチエミッタ構造（又はベース、
コレクタな共通接続した２つのトランジスタ）Ｑ＋、Ｑ
ｔと、コレクタ抵抗帖。

Ｒ７とにより構成される。上記トランジスタＱ　ＩｒＱ
、のベース、コレクタが互（・に交差結線される。

そして、上記トランジスタＱ、、Ｑ、の一方のエミッタ
ａは、それぞれビット線Ｄｏ　　、Ｄｏに接続される。

また、上記トランジスタＱ１．Ｑ２の他方のエミッタｂ
は、共通接続されて１次に説明する保持定電流源に接続
されるう他のメモ１ノセルＭＣも、同様な回路により構
成される。

これらのメモリセルＭｅは、マトリックス状に配置され
る。

同一の行に配置されたメモリセルの負荷抵抗側は、一つ
のワード線Ｗ１ないしＷｎにそれぞれ接続される。すた
、同一の列に配置されたメモリセルのトランジスタＱ７
．Ｑ７等の一方のエミッタａは、それぞれ一対のピッ）
＠Ｄｏ　　、Ｄｏないしり、、Ｄ３に接続される。

上記ワード線はＷｌないしＷｎは１図示しないアドレス
バッファからのＸアドレス信号を受けて１つのワード線
選択信号を形成するＸデコーダ及び駆動回路Ｘ−ＤＣＩ
（、−ＤＲＶにより選択される。

一方、各ビット線り。、ＤｏないしＤ３　、Ｄ３等は、
カラムスイッチＣ８Ｗを介して１図示しない裏込／読出
定電流源■８に選択的に接続される。

また、各ビット線１）ｏ、、Ｌ）。ないしり、、Ｄ。

等には、非選択時のバイアス電圧を与えるバイアス回路
Ｂｉａｓにも接続されている。

上記カラムスイッチＣ８Ｗは、図示しないアドレスバッ
ファからのＹアドレス信号を受けて、１つないし複数組
のビット線選択信号を形成するＹデコーダＹ−ＤＣＬＬ
ＶＣより制御される。

また１代表として示されているビット＠ＩＤ、。

Ｄ、のように各ビット線にはトランジスタ。電０゜Ｑｌ
＋のような読出／書込トランジスタ回１１／Ｗが設けら
れている。

これらのトランジスタＱ　＋ｏ　＊　Ｑ　ｏのベースに
は。

書込回路ＷＡで形成された読出／書込用の基帛電圧が印
加され、そのコレクタ出力は１図示しないセンスアング
８Ａに伝えられる。

上述のようなバイポーラ型１（、ＡＭの回路構成及び動
作は、公知であるので、その詳細な説明を省略す°る。

この実施例では、上記メモリセルＭＣの保持電流を安定
化させるために１次のような保持定電流源が用いられる
。

トランジスタＱ６は、逆形マルチコレクタトランジスタ
であり、公知のｌ２Ｌ（インチグレーティラド・インジ
ェクシ目ン・ロジック）におｆｆ６逆形スイツチングト
ランジスタと同様なトランジスタ構造とされる。そして
、そのベースには、バイアス定電圧ＶＢが印加され、そ
のエミッタには抵抗Ｉｔ、が設けられる。

このトランジスタＱ６の各コレクタから、それぞれ１つ
のメモリセルの保持ｍ流を形成する。

この実施例のように、４つのコレクタを有するトランジ
スタＱ、では、４つのメモリセルへの各保持１１１流を
形成することができろ。この行の図示しない他のメモリ
セルについても、又池の行のメモリセルについても上記
同様なトランジスタＱ　ｙ　＋抵抗Ｉｔ、により保持ｍ
流が形成されろうこの実施例では、マルチコレクタ構造
のトランジスタの各コレクタから、１つのメモリセルの
保持ｍ流を形成するものであるので、コレクタ面積を均
一に形成することで、各メモリセルの保持電流をほぼ均
一にすることができる。

そして、」二記各メモリセルへの保持ｍ流が独立して設
定されるものであることより、各メモリセル１川での累
子のバラツキかあ。でも、これらが相互に影響を及ぼし
合うことがない。また、同様にビット線の電位が不十分
であったとしても、これが他のメモリセルにおける保持
ｍ流に影響を及ぼすことにならない。したが−で、各メ
モリセルの保持電圧は、そのメモリセルの紫子の特性バ
ラツキ、及びその保持ｍ流のバラツキの影響を受けるの
みで、他のメモリセルに対して影響な及ぼすことも池の
メモリセルの影響を受けることもない。

したがって、各メモリセルでの保持電圧のバラツキ、変
動要因が少なくなるので、各メモリセルの安定した動作
を実現させることができる。

また、定電流源としてマルチコレクタ構造のトランジス
タを用いているので、各メモリセルにそれぞれ定ｍ流ト
ラ／テスタな設ける場合に比べてその構成が１ｉｊ単で
あり、チップサイズをそれ程大きくしない。

また、複数ビットのデータを並列的に％ｌｆΔ傷別な行
なう場合１例えば、４ビツトの書込／読出を行なうＬＬ
　Ａ　Ｍでは、同一のワード線に接続された４ＷＩのメ
モリセルの４対のビット線が同時に選ばれるので、各ビ
ット線間のレベルのアンパラ／スが生じｔこときでも、
この実施例のように、各メモリセルの保持ｍ流を独立し
て形成したものではその影響を相互に及ぼし合うことが
なく、より確実な書込／読出しが行なわれる。

この発明は、前記実施例に限定されない。

保持ｍ流な形成するトランジスタのコレクタ数は、必要
な保持ｍ流値、その電流増幅率等により種々の実施形態
な採ることができる。

また、列方向のメモリセルに対して上記保持定電流を形
成するトランジスタな配置するものであってもよい。

さらに、バイポーラ型Ｉ（、Ａ　Ｍの周辺回路の具体的
構成は、　ｔ′！Ｉｉ々の実施形態を採ることができる
ものである。

【図面の簡単な説明】

第１図は、従来技術の一例を示す回路図。 第２図は、この発明の一実施例な示す回路図である。 代理人　弁理士　　薄　１）利　幸

Claims (1)

1. 【特許請求の範囲】 １、バイポーラ型ＲＩＡＭにおけるメモリセルの保持電
   流な形成する定電流源として、逆形マルチコレクタ構造
   のトランジスタを用い、それぞれのコレクタから対応す
   る１つのメモリセルの保持電流を形成するものとしたこ
   とを特徴とするバイポーラ型Ｈ，ＡＭ。 ２、特許請求の範囲第１項記載のバイポーラ型ＲＡＭは
   、複数ビットのデータを並列的に書込／続出するもので
   あることを特徴とするバイポーラ型ＲＡＭ。