JPS59191668A - 論理演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 半導体装置の設計等における画像処理装置の論理演算機
能に関するものである。

従来例の構成とその問題点 半導体装置の設計において、マスク図面の設計、検査に
計算機を用いた図形論理演算処理を行っている。従来、
図形データ等の論理演算処理は、各図形の座標値を用い
て、適切なソフトウェアによって行なっている。例えば
、第１Ｎａに示す図形人と図形Ｂの論理和を求めたい場
合には、タッチフグ法によるアルゴリズムを用いると、
先ず、第１図すに示す様に、各図形を包絡する長方形Ａ
′及びＢ′を、図形人９図形Ｂの各頂点の座標から求め
る。次に図形Ａ′と図形Ｂ′とが重り合っているかを図
形Ａ′及び図形Ｂ′の頂点の座標の大小を比較する事に
よって判定する。図形Ａ′及び図形Ｂ′が重なり合わな
い場合には、図形人及び図形Ｂを論理和として出力する
。図形Ａ′及び図形Ｂ′が重なり合う場合には、図形人
の各辺と図形Ｂの各辺の交点α及びβを求め、例えば交
点αを含む図形人の辺”２１　”５のうち、点”２　、
　ｌＬ５の座標と図形Ｂの位置を比較する事により、図
形Ｂに含まれる点ａ３を除く、同様に点ｂ１を除き、第
１図Ｃの様に点！Ｌ１．Ｊ、α、ｔ）２　、ｂ５　、ｂ
４　、ｋ）５　、ｔ）６．ｂ７　、β。

ａ４　、　ａｊを求め、図形Ａと図形Ｂの論理和とする
。

この様な演算処理を行った場合には、およそ図形の辺数
の組合わせ数の算述演算と論理演算を行う必要があり、
膨大な処理時間を要した。この為、上記の演算処理を行
なわずに、原図形を重ね合わせて第１図ａに示す様に表
示する場合が多く、この場合には視覚的に図形どうしの
つながりを見る事が困難である。

発明の目的 本発明は、以上の様な従来の図形処理装置の問題点を除
き、表示用に変換された図形データを計算機を用いない
で、簡単な論理回路を用いて高速に論理演算を行い、あ
わせて視覚的に見易く出力する事を可能にするものであ
る。

発明の構成 本発明の論理演算装置は、計算機から出方きれた座標デ
ータを、ラスターデータに変換し、このデータと現在記
憶している前回の論理演算結果との論理演算を行い、こ
れを再度記憶すると同時に、出力させる構成を持つ、論
理演算処理を複数の図形集合体毎に行う場合には、論理
演算結果を格納する記憶装置を複数個用いる事により、
各集合体毎に演算可能な構成とする。又、論理演算処理
を行うラスターデータは、演算の高速化を計る為にいく
つかの群に分割さ扛、並列処理可能な構成とする。

実施例の説明 本発明の一実施例にかかる論理演算装置の構造を第２図
を用いて説明する。

計算機から出力された図形等の座標データは、ラスター
変換装置１によってビットデータに変換され、第１の記
憶装置２に格納される。書き込みが終了後、第１の記憶
装置２と第２の記憶装置３に記憶されている内容を順次
読み出し、論理演算回路４で演算処理を行い、その結果
を運次第２の記憶装置に記憶させる。この間第２の記憶
装置３より読み出されたビットデータは、出方装置６に
よって変換され、表示装置６に出方される。演算５　ｌ
い　ご が終了すると第１の記憶装置２は書き込みモードとなり
、論理演算回路４は不感状態となる。第２の記憶装置は
読み出しモードになり、全ビットデータを自動走査する
。その為に第１の記憶装置２に書き込み中でも第２の記
憶装置の内容を表示装置６の出力装置６に転送する事が
できる。

複数の図形集合体についての処理、例えばプリント基板
の表側バタンと裏面パタンの処理を行う場合には、第３
の記憶装置として記憶装置３及び７を用意し、各図形集
合体毎に切り換えスイッチ８を用いて記憶装置を選択す
る事で対応できる。

演算の高速性が要求される時には、第３図に示す様に、
第１の記憶装置２及び第２の記憶装置３及び論理演算回
路６を複数個の群に分割し、各群毎に並列処理を行い出
力装置５によって１つのラスターデータとして表示装置
６に出力する。

なお表示装置としては、Ｃ，ＲｏＴの他、プリンター、
作図機にも利用可能である。

次に論理演算回路４の一例を第４図に示す。

入力信号５０．５１の立上がりを検出して出方を６ノ゛ 反転するフリップフロップ６０，６１，６２゜６３、信
号反転回路６４　、６５　、各信号の論理演算の為の論
理ゲート６６．６７．６８，６９゜７０．７１．演算結
果の排他的論理和を演算する論理ゲート７２．及び論理
演算の種類の選択を行うデコーダ６３から成る。この回
路の動作を第５図及び第６図を用いて説明する。

第６図、第６図は第４図の各部の信号波形を示す。第５
図において図形８ｏは、第１の記憶装置２に格納され、
図形８１は第２の記憶装置３に格納されているものとす
る。今、ラスタースキャンが８２の場合、８３．８４の
信号波形が各記憶装置から出力きれる。又、ラスタース
キャンが８５の場合、同様に８６．８７の信号波形が各
記憶装置から出力される。第６図に信号波形８６　、８
７が論理演算装置４に入力された場合の各部の動作波形
を示す。この様にして記憶装置に格納さ扛たデータに対
して論理演算を行うことができる。

発明の効果 以上に述べた様に、本発明によれば従来計算機７ 上で処理していた複雑かつ時間の要する図形演算処理を
、表示袋Ｍ側においてローカルにかつ高速に論理演算処
理することができ、かつ視覚的に図形どうしのつながり
を容易に見る事が可能となり、いちぢるしい能率向上が
計られる。

【図面の簡単な説明】

第１図はａ　、ｂ　、ｃ従来の図形演算処理の説明図、
第２図及び第３図は本発明の一実施例による論理演算装
置の構成図、第４図、第５図及び第６図は本発明におけ
る論理演算回路の購Ａ動作の概略を示す図である。 １・・・・・ラスター変換装置、２・・・・・・記憶装
置、３・・・・・・記憶装置、４・・・・・・論理演算
回路、５・・・・・・出力装置、６・・・・・・表示装
置、７・・・・・・記憶装置、８・・・・・・切り換え
スイッチ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 １ｊＡ４図 ／ ％ ４１０− 第５図 ／８４ ／８乙 ／８７

Claims (1)

【特許請求の範囲】
1. 計算機から出力された図形等の座標データを、ラスター
   データ群に分けてラスター変換する読み込み制御部と、
   前記ラスターデータ群の格納用記憶装置群と、論理演算
   回路群と、前記論理演算回路の演算結果を記憶し出力す
   る記憶装置群を１組以」二有し、前記格納用記憶装置群
   の内容と、前記記憶し出力する記憶装置群に記憶させて
   おいた前回の演算結果とを、各群毎にラスタースキャン
   方式によって前記論理演算回路を用いて演算し、それら
   の結果を前記記憶し出力する記憶装置群に記憶させると
   同時に、各群の処理データを１つのラヌターデータとし
   て出力装置に出力することを特徴とする論理演算装置。