JPS59191370A - 相補型絶縁ゲ−ト電界効果半導体装置 - Google Patents
相補型絶縁ゲ−ト電界効果半導体装置Info
- Publication number
- JPS59191370A JPS59191370A JP58065817A JP6581783A JPS59191370A JP S59191370 A JPS59191370 A JP S59191370A JP 58065817 A JP58065817 A JP 58065817A JP 6581783 A JP6581783 A JP 6581783A JP S59191370 A JPS59191370 A JP S59191370A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- well
- buried
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 230000000295 complement effect Effects 0.000 title claims description 19
- 230000005669 field effect Effects 0.000 title claims description 6
- 238000009792 diffusion process Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000010410 layer Substances 0.000 claims description 43
- 239000012535 impurity Substances 0.000 claims description 16
- 239000002356 single layer Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052710 silicon Inorganic materials 0.000 abstract description 12
- 239000010703 silicon Substances 0.000 abstract description 12
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000010408 film Substances 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 241000208140 Acer Species 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- -1 Boron ions Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は高速で高集積化の可能な相補型絶縁ゲート1.
界効果半導体装置の半導体基板内のフェル構造に関する
。ものである。
界効果半導体装置の半導体基板内のフェル構造に関する
。ものである。
NチャンネルおよびPチャンネルの絶縁ゲート電界効果
(以下、MOSと呼ぶ)トランジスタによシ構成される
相補型MOS半導体装置は従来第1図の構造を有してい
た。りまり、N型りリコン基板lO1内にPチャンネル
MO8)う/ラスタ105が形成され、NチャンネルM
OS トランジスタ104,106は、それぞれ、前記
N型シリコン基板101内に形成されたP型りエル領域
(以下Pウェルと呼ぶ) l 02 、 lO’3内に
形成されていた。集積度の向上とともに必要ならば各ト
ランジスタの周囲のフィールド酸化膜のシリコン基板界
面付近には、寄生MOS効果を防ぐため、Nチャンネル
MOSトランジスタなら、高濃度P層領域LO7,10
8,Pチャ/ネルMO8)ランリスタなら高濃度N型領
域109,110が形成されていたしまたPウェルを接
地電位、N型シリコン基板101を電源電位として使用
するために、それぞれのPフェル102.103はすべ
てPフェル内の基板表面近傍にP型拡散層領域ttt、
ttz t−設けて%接地電位の金属配線層113,1
14と接続することによシ接地電位に保っていた。さら
に高密度の相補型MO8半導体装置を実現するためには
、微細化、高密度化によって発生しやすぐなる相補型M
O8半導体装置特有の現象であるラッチアップ會防ぎつ
\、かりPウェルの接地電位への接続のだめの前記P形
波散層領域ill 、 112の占有面積を少しでも減
らさなければならない。
(以下、MOSと呼ぶ)トランジスタによシ構成される
相補型MOS半導体装置は従来第1図の構造を有してい
た。りまり、N型りリコン基板lO1内にPチャンネル
MO8)う/ラスタ105が形成され、NチャンネルM
OS トランジスタ104,106は、それぞれ、前記
N型シリコン基板101内に形成されたP型りエル領域
(以下Pウェルと呼ぶ) l 02 、 lO’3内に
形成されていた。集積度の向上とともに必要ならば各ト
ランジスタの周囲のフィールド酸化膜のシリコン基板界
面付近には、寄生MOS効果を防ぐため、Nチャンネル
MOSトランジスタなら、高濃度P層領域LO7,10
8,Pチャ/ネルMO8)ランリスタなら高濃度N型領
域109,110が形成されていたしまたPウェルを接
地電位、N型シリコン基板101を電源電位として使用
するために、それぞれのPフェル102.103はすべ
てPフェル内の基板表面近傍にP型拡散層領域ttt、
ttz t−設けて%接地電位の金属配線層113,1
14と接続することによシ接地電位に保っていた。さら
に高密度の相補型MO8半導体装置を実現するためには
、微細化、高密度化によって発生しやすぐなる相補型M
O8半導体装置特有の現象であるラッチアップ會防ぎつ
\、かりPウェルの接地電位への接続のだめの前記P形
波散層領域ill 、 112の占有面積を少しでも減
らさなければならない。
ラッテアップを防ぐためには、Pつ゛エルの不純物@度
を高くしてPウェルの拡散層抵抗を小さくすることによ
#)Pウェルの接地電位からの電位のうきを減らす方法
、あるいは、金属配線層の接地電極とPウェルを少しで
も数多くの点で接続することなどが効果の大きいことは
従来よシ知られているが、前者は、トランジスタのチャ
ンネル部分の濃度が大きくなってしまうことによシトラ
ンリスタの高性能化に反し、また後者は、高集積化に反
している。
を高くしてPウェルの拡散層抵抗を小さくすることによ
#)Pウェルの接地電位からの電位のうきを減らす方法
、あるいは、金属配線層の接地電極とPウェルを少しで
も数多くの点で接続することなどが効果の大きいことは
従来よシ知られているが、前者は、トランジスタのチャ
ンネル部分の濃度が大きくなってしまうことによシトラ
ンリスタの高性能化に反し、また後者は、高集積化に反
している。
本発明の目的は、上記従来技術の問題点を解決し、高速
で高密度かつ・ラッテアラ1の2とシにくい相補型M0
8#−導体装置を提供するものである。
で高密度かつ・ラッテアラ1の2とシにくい相補型M0
8#−導体装置を提供するものである。
本発明はこの目的を達成するために、−導電型半導体基
板内に逆導電型の埋込み拡散層領域と。
板内に逆導電型の埋込み拡散層領域と。
逆導電型のフェル領域とを有する相補型MO8半導体装
置に訃いて、前記埋込み拡散層領域と前記フェル領域と
が半導体基板内部において互に接触していることを特徴
とする相補型MO8半導体装置を提供するものである。
置に訃いて、前記埋込み拡散層領域と前記フェル領域と
が半導体基板内部において互に接触していることを特徴
とする相補型MO8半導体装置を提供するものである。
以下1本発F!A’を実施例によシ詳しく説明する。
第2図は本発明の実施例である。本実施例FiN型シリ
コ/基板を用いPウェルを形成した場合である。N型シ
リコン基板201内に埋込みP型拡散層領域202を形
成し、前記埋込みP型拡散層領域202に接するように
Pウェル203 、205を形成する。すなわちPウェ
ル203とPウェル205と/l′i、埋込みP型拡散
層領域202を介して電気的に接続されている。このた
め従来は、すべてのP9エルを接地電位にするために第
1因に示されるように各Pウェルには必らず少なくとも
1カ所のPfJ拡散層領域111,112に形成し、接
地電位にある金属1m極とPウェルとを接続しなければ
ならなかったが1本実施例では、各Pウェルは、基板内
部にわいて埋込みP層領域によp接続されているために
、すべてのPウェルを基板上面から、P型拡散層領域を
介して接地電位に接続する必要なく、埋込みP型拡散層
領域でつながっているPウェルは任意の少なくとも1カ
所にだけP型拡散層領域を設けて、金属電極の接地電位
に接続すればよい。すなわちPウェルを接地電位にとる
ためのP型拡散層領域の数を減らすことによシ従来よシ
も高集積化された相補型MO8半導体装置を提供するこ
とができる。また1本実施例では。
コ/基板を用いPウェルを形成した場合である。N型シ
リコン基板201内に埋込みP型拡散層領域202を形
成し、前記埋込みP型拡散層領域202に接するように
Pウェル203 、205を形成する。すなわちPウェ
ル203とPウェル205と/l′i、埋込みP型拡散
層領域202を介して電気的に接続されている。このた
め従来は、すべてのP9エルを接地電位にするために第
1因に示されるように各Pウェルには必らず少なくとも
1カ所のPfJ拡散層領域111,112に形成し、接
地電位にある金属1m極とPウェルとを接続しなければ
ならなかったが1本実施例では、各Pウェルは、基板内
部にわいて埋込みP層領域によp接続されているために
、すべてのPウェルを基板上面から、P型拡散層領域を
介して接地電位に接続する必要なく、埋込みP型拡散層
領域でつながっているPウェルは任意の少なくとも1カ
所にだけP型拡散層領域を設けて、金属電極の接地電位
に接続すればよい。すなわちPウェルを接地電位にとる
ためのP型拡散層領域の数を減らすことによシ従来よシ
も高集積化された相補型MO8半導体装置を提供するこ
とができる。また1本実施例では。
埋込みP型拡散層領域202のP型不純物濃度をPウェ
ル203,205の不純物濃度よシも高いものにしてお
くことによシ、Pクエルの底部の不純物#1度全自己整
合的に高くすることが可能となシ。
ル203,205の不純物濃度よシも高いものにしてお
くことによシ、Pクエルの底部の不純物#1度全自己整
合的に高くすることが可能となシ。
Pウェル内の拡散層抵抗を下げ、ラッテアップのおこシ
にくい相補型MO8半導体装置を同時に形成することが
できる。
にくい相補型MO8半導体装置を同時に形成することが
できる。
次に、本発明の実施例の製造方法を説明する。゛第3図
(at〜(g)は、第2図に示した実施例の装填工程を
示す図である。N型シリコン基板3o1上にホトレジス
ト302t−マスク材としてボロンのイオン注入を実施
することにょシ後に埋込み拡散層を形成するP型領域3
03を形成する(第3図a)。
(at〜(g)は、第2図に示した実施例の装填工程を
示す図である。N型シリコン基板3o1上にホトレジス
ト302t−マスク材としてボロンのイオン注入を実施
することにょシ後に埋込み拡散層を形成するP型領域3
03を形成する(第3図a)。
次に、前記基板301表面上に基板301の不純物濃度
と同じ不純物濃度のN型エピタキシャル層304を成長
すると第3図b)。次にホトレジストをマスク305と
して埋込まれた前記P層領域303に上面よシみて重な
るような所望の領域306にボロンのイオン注入を行な
い(第3図c)。
と同じ不純物濃度のN型エピタキシャル層304を成長
すると第3図b)。次にホトレジストをマスク305と
して埋込まれた前記P層領域303に上面よシみて重な
るような所望の領域306にボロンのイオン注入を行な
い(第3図c)。
高温の窒素雰囲気中でイオン注入されたボロンを上面お
よびP型領域303よシ押し込むことにょシ% (第3
図d)に示されるようにPフェル30フj308は、底
部で前記埋込みP型拡散層領域303に接続されること
になる。埋込みP型拡散層領域は、少なくとも2つ以上
のPフェル全基板内部において電気的に接続する。また
、埋込みP型拡散層領域でりなかっている各Pウェルは
そのうちの少なくとも1つが、Pウェル内のP型拡散層
領域325を介して接地電位にある金楓を極と接続すれ
ばよい。また、Pウェルによって周囲をかこまれている
ようなN型エビタキ7ヤル層領域304は、Pウェル3
07 、308と埋込みP型拡散層領域303とによっ
て3方を囲まれてはいるが、残シの2方向からN型りリ
コ/基板301 と接続されておシ、電気的に孤立する
ことはなく、また埋込みP型拡散層領域303が十分に
深けれは、基鈑表面に形成される活性領域であるPチャ
ンネルMO8トランジスタに対して影響?与えることは
ない。活性領域に予定される領域の周囲には、Pフェル
内にはP型窩濃度不純物領域309,3LOを、N型エ
ピタキシャル層内には、N型高濃度不純物領域311,
312 (H,チャンネルストツノ(−として形成して
a<(m3図d)。次に、窒化硅素Fj*にパターニン
グすることにより選択酸化のためのマスクとして基81
301 を熱酸化し、厚いフィールド酸化膜314を形
成する(第3図C)。
よびP型領域303よシ押し込むことにょシ% (第3
図d)に示されるようにPフェル30フj308は、底
部で前記埋込みP型拡散層領域303に接続されること
になる。埋込みP型拡散層領域は、少なくとも2つ以上
のPフェル全基板内部において電気的に接続する。また
、埋込みP型拡散層領域でりなかっている各Pウェルは
そのうちの少なくとも1つが、Pウェル内のP型拡散層
領域325を介して接地電位にある金楓を極と接続すれ
ばよい。また、Pウェルによって周囲をかこまれている
ようなN型エビタキ7ヤル層領域304は、Pウェル3
07 、308と埋込みP型拡散層領域303とによっ
て3方を囲まれてはいるが、残シの2方向からN型りリ
コ/基板301 と接続されておシ、電気的に孤立する
ことはなく、また埋込みP型拡散層領域303が十分に
深けれは、基鈑表面に形成される活性領域であるPチャ
ンネルMO8トランジスタに対して影響?与えることは
ない。活性領域に予定される領域の周囲には、Pフェル
内にはP型窩濃度不純物領域309,3LOを、N型エ
ピタキシャル層内には、N型高濃度不純物領域311,
312 (H,チャンネルストツノ(−として形成して
a<(m3図d)。次に、窒化硅素Fj*にパターニン
グすることにより選択酸化のためのマスクとして基81
301 を熱酸化し、厚いフィールド酸化膜314を形
成する(第3図C)。
その後、うすいグー)[化膜315形成し、その上にゲ
ート電極である多結晶クリコン會被着、パターニングし
、Nチャンネル拡散層319,32p。
ート電極である多結晶クリコン會被着、パターニングし
、Nチャンネル拡散層319,32p。
323.324 t−形成するため、ホトレジストをマ
スクとして砒素や燐などのN型不純物を高濃度にイオン
注入し、また同様にホトレジストをマスクとしfcPチ
ャ/ネル拡散層領域321,322,325き形成する
ためにボロ7などのP型不純物を高濃度にイオン注入す
る(第3図f)。その後1層間絶縁膜326を成長し、
金属電極との接続をするためのコンタクト孔327を開
孔し、金属電極としてアルミニウムなどを被着後パター
ニングすることによシ、第2図に示された新規な構造倉
吉する相補型MO8半導体装置を製造することができる
O 上記実施例は、N型半導体基板を用いたPウェル方式の
相補型MO8半導体装置の例であるが。
スクとして砒素や燐などのN型不純物を高濃度にイオン
注入し、また同様にホトレジストをマスクとしfcPチ
ャ/ネル拡散層領域321,322,325き形成する
ためにボロ7などのP型不純物を高濃度にイオン注入す
る(第3図f)。その後1層間絶縁膜326を成長し、
金属電極との接続をするためのコンタクト孔327を開
孔し、金属電極としてアルミニウムなどを被着後パター
ニングすることによシ、第2図に示された新規な構造倉
吉する相補型MO8半導体装置を製造することができる
O 上記実施例は、N型半導体基板を用いたPウェル方式の
相補型MO8半導体装置の例であるが。
P型半導体基板を用いたNウェル方式の相補型MO19
半導体装置においても同様に実施することができるのは
あきらかである〇 また、上記実施例では、N型半導体基板−上に半導体基
板と同一の不純物濃HoN型エビタ午ンヤル層を成長し
たが、このN型エピタキシャル層の不純物!1度は、こ
のエピタキシャル層内に形成される、PチャンネルMO
8トランジスタを最適化させるような不純物濃度を適当
にえらんでもよく。
半導体装置においても同様に実施することができるのは
あきらかである〇 また、上記実施例では、N型半導体基板−上に半導体基
板と同一の不純物濃HoN型エビタ午ンヤル層を成長し
たが、このN型エピタキシャル層の不純物!1度は、こ
のエピタキシャル層内に形成される、PチャンネルMO
8トランジスタを最適化させるような不純物濃度を適当
にえらんでもよく。
とくにN型半導体基板の不純物濃度と一致させる必賛は
ない。
ない。
以上1本発明によれば相補型MO8半導体装置のMOS
)ランリスタのソース、ドレイン、チャンネル近傍で
の半導体基板およびウェルの不純物須度會必要以上に高
めてトランジスタの寄生容量を大きくするなどによシ性
能を低下させることなく、相補型MO19半導体装置特
有のラッチアップ現象がおこシに〈〈かり、ウェルの電
位を基板上面よシ金楓電極を介してとるための所賛面積
を減らすことができるため一高性能、高密雇、かつ信頼
性の高い相補型MO8半導体装置f:容易に実現するこ
とができる。
)ランリスタのソース、ドレイン、チャンネル近傍で
の半導体基板およびウェルの不純物須度會必要以上に高
めてトランジスタの寄生容量を大きくするなどによシ性
能を低下させることなく、相補型MO19半導体装置特
有のラッチアップ現象がおこシに〈〈かり、ウェルの電
位を基板上面よシ金楓電極を介してとるための所賛面積
を減らすことができるため一高性能、高密雇、かつ信頼
性の高い相補型MO8半導体装置f:容易に実現するこ
とができる。
第1図は従来の相補型MO8半導体装置の断面図、tl
c2図は本発明による新規な相補wMO19半導体装置
の実施例の断面図、第3図(al〜(g)は本発明の実
施例による相補型MO8半導体装置の製造方法を段階を
追って示した断面図である。 なお図において 101・・・・・・N型シリコ/基板、102,103
・・・・・・Pウェル、104,106・・・・・・N
チャンネルMO8)う/ジスタ、」05・・・・・・P
チャ/ネルMO8)う/リスタ、107,108・・・
・・・Nチャンネル側のチャンネルストッパー、109
,110・・・・・・Pチャンネル側(Dチャ/ネルス
トツバ+、ill・・・・・・Pウェル102を接地電
位の金属電極tta と接続させるためのP型拡散層領
域、112・・・・・・Pウェル103 を接地電位の
金属電極114と接続させるためのP型拡散層領域、1
13,114・・・・・・接地電位の金属電極、115
・・・・・・層間の酸化膜、116・・・・・・金属電
極、201・・・・・・N型シリコン基板、202・・
・・・・埋込みP型拡散層領域、203,205・・・
・・・Pウェル、204・・・・・・N型エビタキ7ヤ
ル層、206,208・・・・・・Nチャ/ネル間08
トランジスタ、207・・・・・・PテヤンネルMO8
)ランリスタ、209,210.2′13・・・・・・
Nチャンネル側のチャ/ネルストッパー、211゜21
2・・・・・・Pチャ/ネル側のチャンネルストッパ+
、215・・・・・・フィールド酸化膜、216・・・
・・・層間酸化膜、217・・・・・・金属電極、21
9,220・・・・・・接地電位の金属電極、301・
・・・・・N型シリコ/基板、302・・・・・・ホト
レジスト、303・・・・・・埋込みP散拡散層領域、
304・・・・・・N型エピタキシャル16,305・
・・・・・ホトレジスト、306・・・・・・ホロンイ
オン注入領域、307,308・・・・・・Pウェル、
309,310゜313・・・・・・Nチャンネル側の
チャンネルストッパ+、 311,312・・・・・
・Pチャンネル側のチャンネルストッパー、314・・
・・・・フィールド酸化膜、315・・・・・・うすい
ゲート酸化膜、316,317,318・・・・・・多
結晶シリコンゲート、319,320,323,324
・・・・・・へ型拡散+@、321,322・・・・・
・P型拡散1−2325・・・・・・Pウェル307,
308と埋込みP型拡散層領域303を接地電位にとる
ためのP型拡散層華3図、(の)3′l 第3図(e)
c2図は本発明による新規な相補wMO19半導体装置
の実施例の断面図、第3図(al〜(g)は本発明の実
施例による相補型MO8半導体装置の製造方法を段階を
追って示した断面図である。 なお図において 101・・・・・・N型シリコ/基板、102,103
・・・・・・Pウェル、104,106・・・・・・N
チャンネルMO8)う/ジスタ、」05・・・・・・P
チャ/ネルMO8)う/リスタ、107,108・・・
・・・Nチャンネル側のチャンネルストッパー、109
,110・・・・・・Pチャンネル側(Dチャ/ネルス
トツバ+、ill・・・・・・Pウェル102を接地電
位の金属電極tta と接続させるためのP型拡散層領
域、112・・・・・・Pウェル103 を接地電位の
金属電極114と接続させるためのP型拡散層領域、1
13,114・・・・・・接地電位の金属電極、115
・・・・・・層間の酸化膜、116・・・・・・金属電
極、201・・・・・・N型シリコン基板、202・・
・・・・埋込みP型拡散層領域、203,205・・・
・・・Pウェル、204・・・・・・N型エビタキ7ヤ
ル層、206,208・・・・・・Nチャ/ネル間08
トランジスタ、207・・・・・・PテヤンネルMO8
)ランリスタ、209,210.2′13・・・・・・
Nチャンネル側のチャ/ネルストッパー、211゜21
2・・・・・・Pチャ/ネル側のチャンネルストッパ+
、215・・・・・・フィールド酸化膜、216・・・
・・・層間酸化膜、217・・・・・・金属電極、21
9,220・・・・・・接地電位の金属電極、301・
・・・・・N型シリコ/基板、302・・・・・・ホト
レジスト、303・・・・・・埋込みP散拡散層領域、
304・・・・・・N型エピタキシャル16,305・
・・・・・ホトレジスト、306・・・・・・ホロンイ
オン注入領域、307,308・・・・・・Pウェル、
309,310゜313・・・・・・Nチャンネル側の
チャンネルストッパ+、 311,312・・・・・
・Pチャンネル側のチャンネルストッパー、314・・
・・・・フィールド酸化膜、315・・・・・・うすい
ゲート酸化膜、316,317,318・・・・・・多
結晶シリコンゲート、319,320,323,324
・・・・・・へ型拡散+@、321,322・・・・・
・P型拡散1−2325・・・・・・Pウェル307,
308と埋込みP型拡散層領域303を接地電位にとる
ためのP型拡散層華3図、(の)3′l 第3図(e)
Claims (1)
- (1) −導wm半導体基板内に逆導電型の埋込み拡
酸層領域と、逆導電型のウェル領域とを有する相補型絶
縁ゲート電界効果半導体装置において、前記埋込み拡散
j一層領域前記ウェル領域とが半導体基板内部において
互に接触していることを特徴とする相補型絶縁ゲート電
界効果半導体装置。 (21前記埋込み拡散領域の不純物濃度が前記ウェル領
域の不純物濃度よりも大きいことを特徴とする特許請求
の範囲第1項記載の相補型絶縁ゲート電界効果半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58065817A JPS59191370A (ja) | 1983-04-14 | 1983-04-14 | 相補型絶縁ゲ−ト電界効果半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58065817A JPS59191370A (ja) | 1983-04-14 | 1983-04-14 | 相補型絶縁ゲ−ト電界効果半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59191370A true JPS59191370A (ja) | 1984-10-30 |
Family
ID=13297952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58065817A Pending JPS59191370A (ja) | 1983-04-14 | 1983-04-14 | 相補型絶縁ゲ−ト電界効果半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59191370A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5406104A (en) * | 1990-11-29 | 1995-04-11 | Nissan Motor Co., Ltd. | MOSFET circuit with separate and common electrodes |
US5906116A (en) * | 1997-06-30 | 1999-05-25 | Samsung Electronics Co., Ltd. | Clothes washing machine having a pulsator with a water-spurting duct |
-
1983
- 1983-04-14 JP JP58065817A patent/JPS59191370A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5406104A (en) * | 1990-11-29 | 1995-04-11 | Nissan Motor Co., Ltd. | MOSFET circuit with separate and common electrodes |
US5906116A (en) * | 1997-06-30 | 1999-05-25 | Samsung Electronics Co., Ltd. | Clothes washing machine having a pulsator with a water-spurting duct |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5872037A (en) | Method for manufacturing a vertical mosfet including a back gate electrode | |
US4881105A (en) | Integrated trench-transistor structure and fabrication process | |
US6191457B1 (en) | Integrated circuit structure having a bipolar transistor with a thick base oxide and a field effect transistor with a thin gate oxide | |
JPS62155553A (ja) | バイポ−ラ・トランジスタとcmosトランジスタの同時製造方法 | |
US5191401A (en) | MOS transistor with high breakdown voltage | |
JPH05129429A (ja) | 半導体装置およびその製造方法 | |
US4931407A (en) | Method for manufacturing integrated bipolar and MOS transistors | |
JPH04226034A (ja) | 小領域バイポーラ・トランジスタ | |
JPH0557741B2 (ja) | ||
JP2509690B2 (ja) | 半導体装置 | |
JPS627701B2 (ja) | ||
JPS58170048A (ja) | 半導体装置 | |
JPS6072255A (ja) | 半導体集積回路装置およびその製造方法 | |
JPS59191370A (ja) | 相補型絶縁ゲ−ト電界効果半導体装置 | |
JPH10163338A (ja) | 半導体装置とその製造方法 | |
JPS61265859A (ja) | 相補型mos半導体装置 | |
JPH01765A (ja) | 半導体装置 | |
JPS5944784B2 (ja) | 相補型mos半導体装置 | |
JPS628950B2 (ja) | ||
TW202143384A (zh) | 電晶體結構和用以形成反相器的電晶體 | |
JP2750168B2 (ja) | バイポーラトランジスタを複合したmisダイナミックメモリの製造方法 | |
JPS632365A (ja) | 半導体集積回路の製造方法 | |
JPH0580155B2 (ja) | ||
JPS6255310B2 (ja) | ||
JPH0488666A (ja) | 半導体集積回路装置およびその製造方法 |