JPS59188785A - 比較回路の基準レベル設定方式 - Google Patents
比較回路の基準レベル設定方式Info
- Publication number
- JPS59188785A JPS59188785A JP58062935A JP6293583A JPS59188785A JP S59188785 A JPS59188785 A JP S59188785A JP 58062935 A JP58062935 A JP 58062935A JP 6293583 A JP6293583 A JP 6293583A JP S59188785 A JPS59188785 A JP S59188785A
- Authority
- JP
- Japan
- Prior art keywords
- reference level
- level data
- address
- data
- comparison circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、アナログ信号を基準レベルと比較することに
よシニ値化する比較回路において、上記基準レベルを設
定する比較回路の基準レベル設定方式に関する。
よシニ値化する比較回路において、上記基準レベルを設
定する比較回路の基準レベル設定方式に関する。
たとえは紙幣処理機などにおいで、紙幣の磁性あるいは
螢光などの物理量を検出することによシ、紙幣の真偽判
別などを行う紙幣判別装置は、紙幣の物理量を磁気的あ
るいは光学的に検出して電気信号に変換し、その電気信
号（アナログ信号）を比較回路で基準レベルと比較する
ことによシニ値化し、この二値化信号を判別に用いてい
る。そして、処理する紙幣の種類（券種）によシ、比較
回路の基準レベルを変更する必要がある場合があるので
、従来は第１図に示すようなレベル設定回路が用いられ
ていた。
螢光などの物理量を検出することによシ、紙幣の真偽判
別などを行う紙幣判別装置は、紙幣の物理量を磁気的あ
るいは光学的に検出して電気信号に変換し、その電気信
号（アナログ信号）を比較回路で基準レベルと比較する
ことによシニ値化し、この二値化信号を判別に用いてい
る。そして、処理する紙幣の種類（券種）によシ、比較
回路の基準レベルを変更する必要がある場合があるので
、従来は第１図に示すようなレベル設定回路が用いられ
ていた。
この回路は、たとえば７券種の場合を示すもので、レベ
ル設定用可変抵抗器ｌ！〜１７の可変域で設定したアナ
ログ値（電圧〕をアナログマルチプレクサ２の各入力端
子ＩＮｌ〜ＩＮ７にそれぞれ入力する。一方、紙幣処理
機において手動あるいは自動的に指定される券種を３ビ
ツトのバイナリコードｃｏ ＋ ｃＩＴ ｃ２に変換し
、それをアナログマルチプレクサ２の各入力端子Ａ、Ｂ
。
ル設定用可変抵抗器ｌ！〜１７の可変域で設定したアナ
ログ値（電圧〕をアナログマルチプレクサ２の各入力端
子ＩＮｌ〜ＩＮ７にそれぞれ入力する。一方、紙幣処理
機において手動あるいは自動的に指定される券種を３ビ
ツトのバイナリコードｃｏ ＋ ｃＩＴ ｃ２に変換し
、それをアナログマルチプレクサ２の各入力端子Ａ、Ｂ
。
Ｃにそれぞれ入力する。しかして今、たとえば外押コー
ド７ＸＣｏがパｌ＃でｃｌ、ｃ２が”ｏ” であれは、
アナログマルチプレクサ２は入力端子ＩＮ、を選択し、
可変抵抗器１】で設定芒れた電圧が出力端子ＯＵＴに出
力される。この出力端子ＯＵＴに出力される電圧■が設
定された基準レベルとなシ、これが抵抗３を介して比較
回路４の非反転入力端子（＋）に入力される。比較回路
４０反転入力端子（−）には、たとえは第２図（ａ）に
示すような紙幣の物理量を検出して得たアナログ信号が
抵抗５を介して入力される。したがって、比較回路４は
、アナログマルチプレクサ２の出力電圧Ｖを基準レベル
としてアナログ信号を二値化し、第２図（ｂ）に示すよ
りな二値化信号を出力する。
ド７ＸＣｏがパｌ＃でｃｌ、ｃ２が”ｏ” であれは、
アナログマルチプレクサ２は入力端子ＩＮ、を選択し、
可変抵抗器１】で設定芒れた電圧が出力端子ＯＵＴに出
力される。この出力端子ＯＵＴに出力される電圧■が設
定された基準レベルとなシ、これが抵抗３を介して比較
回路４の非反転入力端子（＋）に入力される。比較回路
４０反転入力端子（−）には、たとえは第２図（ａ）に
示すような紙幣の物理量を検出して得たアナログ信号が
抵抗５を介して入力される。したがって、比較回路４は
、アナログマルチプレクサ２の出力電圧Ｖを基準レベル
としてアナログ信号を二値化し、第２図（ｂ）に示すよ
りな二値化信号を出力する。
しかしながら、上述した従来のレベル設定回路では、各
基準レベルを可変抵抗器によって設定するので正確な設
定が行えないという問題がある。また、券種（基準レベ
ル）を増加するには、可変抵抗器およびアナログマルチ
プレクサの入力端子の数を増加する必要がちシ、構成も
複雑化するなどの問題がある。さらに、設定基準レベル
を変更するのに、場合によっては可変抵抗器を回転操作
しすらいという問題も発生していた。
基準レベルを可変抵抗器によって設定するので正確な設
定が行えないという問題がある。また、券種（基準レベ
ル）を増加するには、可変抵抗器およびアナログマルチ
プレクサの入力端子の数を増加する必要がちシ、構成も
複雑化するなどの問題がある。さらに、設定基準レベル
を変更するのに、場合によっては可変抵抗器を回転操作
しすらいという問題も発生していた。
本発明は上記事情に鑑みてなきれたもので、その目的と
するところは、比較的簡単な構成で基準レベルの設定が
正確かつ容易に行え、しかも基準レベルの変更が簡単に
行え、操作性も著しく向上する比較回路の基準レベル設
定方式を提供することにある。
するところは、比較的簡単な構成で基準レベルの設定が
正確かつ容易に行え、しかも基準レベルの変更が簡単に
行え、操作性も著しく向上する比較回路の基準レベル設
定方式を提供することにある。
本発明は、記憶手段に複数の基準レベルデータを記憶し
ておき、この記憶されている基準レペルデークの１つ７
１ｉ−選択的に読出し、この読出した基準レベルデータ
をアナログ信号に変換し、この変換出力を基準レベルと
するようにしたものである。
ておき、この記憶されている基準レペルデークの１つ７
１ｉ−選択的に読出し、この読出した基準レベルデータ
をアナログ信号に変換し、この変換出力を基準レベルと
するようにしたものである。
以下、本発明の一実施例について区部を参照して説明す
る。なお、第１図と同一部分には同一符号が付しである
。第３図において、１１はＣＰＵ （セントラループロ
セッシング−ユニツト）、１２は記憶内容が容易に曹替
司能な不揮発性メモリ（たとえばＥＥＰ ＲＯＭ ）、
１３はＤ／Ａ （アナログ−デジタル）変換＜Ｆｆで、
これらの間のデータの受授はデータバス１４を介して行
われる。
る。なお、第１図と同一部分には同一符号が付しである
。第３図において、１１はＣＰＵ （セントラループロ
セッシング−ユニツト）、１２は記憶内容が容易に曹替
司能な不揮発性メモリ（たとえばＥＥＰ ＲＯＭ ）、
１３はＤ／Ａ （アナログ−デジタル）変換＜Ｆｆで、
これらの間のデータの受授はデータバス１４を介して行
われる。
１５はアドレスバスで、不揮発性メモリ１２のアドレス
指定に用いられる。１６は制御ラインで、不揮発性メモ
リ１２およびＤ／Ａ変換器１３をセレクトするチップイ
ネーブル信号ライン、不揮発性メモリ１２内のデータを
読出す読出信号ライン、およびＤ／ＡＸ換器１３にデー
タを１込む書込信号ラインからなる。なお、ＣＰＵ１ノ
には、第１図で示した券種コードＣ６＋ ＣＩ＋ Ｃ２
に和光する券種データが供給され、それをＣＰＵ１１が
認識できるようになっている。また、不揮発性メモリ１
２には、各券種に対応する基準レベルデータが、図示し
ない書込手段によってあらかじめ書込まれている。
指定に用いられる。１６は制御ラインで、不揮発性メモ
リ１２およびＤ／Ａ変換器１３をセレクトするチップイ
ネーブル信号ライン、不揮発性メモリ１２内のデータを
読出す読出信号ライン、およびＤ／ＡＸ換器１３にデー
タを１込む書込信号ラインからなる。なお、ＣＰＵ１ノ
には、第１図で示した券種コードＣ６＋ ＣＩ＋ Ｃ２
に和光する券種データが供給され、それをＣＰＵ１１が
認識できるようになっている。また、不揮発性メモリ１
２には、各券種に対応する基準レベルデータが、図示し
ない書込手段によってあらかじめ書込まれている。
このような構成において、今、たとえば紙幣処理機にお
いて券種指定が行われると、ＣＰＵ１１はそれを認識し
、認識した券種に応じて、対応する基準レベルデータが
書込まれている不揮発性メモリ１２のアドレスをアドレ
スバス１５に出力し、不揮発性メモリ１２のアドレス指
定を行う。また、ＣＰＵ ｌ １は、このアドレスをデ
コードして得たチップイネープノ・信号を制御ライン１
６に出力することによシ、°−揮発性メモリ１２および
Ｄ／Ａ変換器１３の各チップイネープル端子ＣＥをアク
ティブ化し、読出信号に同期して不揮発性メモリー２内
の基準レベルデータをデータバス１４に読出し、それを
書込信号に同期してＤ／Ａ変換器１３にラッテする。Ｄ
／Ａ変換器１３の出力端子ＯＵＴには、たとえばＤ／Ａ
変換器１３が８ビン）構成の場合、１６進表示ＯＦＦが
内部にランチされたときに１０ボルトが出力され、一般
には次の式で示される。
いて券種指定が行われると、ＣＰＵ１１はそれを認識し
、認識した券種に応じて、対応する基準レベルデータが
書込まれている不揮発性メモリ１２のアドレスをアドレ
スバス１５に出力し、不揮発性メモリ１２のアドレス指
定を行う。また、ＣＰＵ ｌ １は、このアドレスをデ
コードして得たチップイネープノ・信号を制御ライン１
６に出力することによシ、°−揮発性メモリ１２および
Ｄ／Ａ変換器１３の各チップイネープル端子ＣＥをアク
ティブ化し、読出信号に同期して不揮発性メモリー２内
の基準レベルデータをデータバス１４に読出し、それを
書込信号に同期してＤ／Ａ変換器１３にラッテする。Ｄ
／Ａ変換器１３の出力端子ＯＵＴには、たとえばＤ／Ａ
変換器１３が８ビン）構成の場合、１６進表示ＯＦＦが
内部にランチされたときに１０ボルトが出力され、一般
には次の式で示される。
ＶｏＵ、 −ＲＥＦ Ｘ １潤
なお、ＶＯＵＴはＤ／Ａ変換器１３の出力電圧であＪ、
ＲＥＦはこの場合１０ボルトである。また、ＤはＤ／Ａ
変換器１３にランチきれたデータである。このように、
出力電圧Ｖ。Ｕ、はデータＤに比例する関数であるため
、データＤを任意に設定することによシ出力電圧■。Ｕ
、ヲ任童に設定できる。このようにして設定した電圧、
つますＤ／Ａ変換器１３の出力電圧Ｖ。ＵＴを抵抗３を
介して比較回路４に入力する。比較回路４は、この電圧
■ｏＵＴを基準レベルとしてアナログ信号を二値化する
。比較回路４の出力は、第２図（ｂ）に示した信号波形
と同様である。
ＲＥＦはこの場合１０ボルトである。また、ＤはＤ／Ａ
変換器１３にランチきれたデータである。このように、
出力電圧Ｖ。Ｕ、はデータＤに比例する関数であるため
、データＤを任意に設定することによシ出力電圧■。Ｕ
、ヲ任童に設定できる。このようにして設定した電圧、
つますＤ／Ａ変換器１３の出力電圧Ｖ。ＵＴを抵抗３を
介して比較回路４に入力する。比較回路４は、この電圧
■ｏＵＴを基準レベルとしてアナログ信号を二値化する
。比較回路４の出力は、第２図（ｂ）に示した信号波形
と同様である。
このようにすることによシ、券種指定が変わった場合、
その券種に対応したアドレスを指定することによシ、不
揮発性メモリ１２から対応する基準レベルデータを読出
し、それ’！ｉ＝ Ｄ／Ａ変換器１３に出力することに
よシ基準レベルを変更し、その変更した基準レベルで比
較することができる。
その券種に対応したアドレスを指定することによシ、不
揮発性メモリ１２から対応する基準レベルデータを読出
し、それ’！ｉ＝ Ｄ／Ａ変換器１３に出力することに
よシ基準レベルを変更し、その変更した基準レベルで比
較することができる。
なお、不揮発性メモリ１２内のデータを変更する手段に
ついては具体的に説明してないが、通常は機器（紙幣処
理機）に備え付けの入出力装置、たとえばキーボード付
デスグレイなどを用いてメモリ内のデータを変更可能で
ある。したがって、設定基準レベルの変更が生じても任
意かつ簡単に変更できる。
ついては具体的に説明してないが、通常は機器（紙幣処
理機）に備え付けの入出力装置、たとえばキーボード付
デスグレイなどを用いてメモリ内のデータを変更可能で
ある。したがって、設定基準レベルの変更が生じても任
意かつ簡単に変更できる。
以上説明したように、ＣＰＵ １ ｌと容易に書替可能
な不揮発性メモリ１２とＤ／Ａ変換器１３とを組合せる
ことによシ、比較回路４の基準レベルを正確かつ容易に
設定でき、しかも基準レベルの変更および増減もきわめ
て簡単に行える。
な不揮発性メモリ１２とＤ／Ａ変換器１３とを組合せる
ことによシ、比較回路４の基準レベルを正確かつ容易に
設定でき、しかも基準レベルの変更および増減もきわめ
て簡単に行える。
また＼設定基準レベルを変更する必要がある場合、従来
のように可変抵抗器の回転操作による設定を必要としな
いため、簡却がっ正確に行え、しかも操作性が著しく向
上する。また、ＣＰＵ １１で処理するため、たとえば
テストプログラムなどを準備することにょシ、不揮発性
メモリ１２内の基準レベルデータをプリンタなどの出方
装置で出力でき、データ管理が容易になる。さらに、最
近の紙幣処理機などの機器は、その大部分がＣＰＵを備
えて制御しているので、そのＣＰＵをＣＰＵ １１とし
て利用でき、こうすればよ多構成が簡単になる。
のように可変抵抗器の回転操作による設定を必要としな
いため、簡却がっ正確に行え、しかも操作性が著しく向
上する。また、ＣＰＵ １１で処理するため、たとえば
テストプログラムなどを準備することにょシ、不揮発性
メモリ１２内の基準レベルデータをプリンタなどの出方
装置で出力でき、データ管理が容易になる。さらに、最
近の紙幣処理機などの機器は、その大部分がＣＰＵを備
えて制御しているので、そのＣＰＵをＣＰＵ １１とし
て利用でき、こうすればよ多構成が簡単になる。
なお、前記実加例では、電源がオフされてもガータを保
持する目的で不揮発性メモ！Ｊ （ＥＥＰＲＯＭ ）
ｉ用いたが、この不揮発性メモリはバッテリでバノクア
ッグした半導体メモリなとでも構成することができる。
持する目的で不揮発性メモ！Ｊ （ＥＥＰＲＯＭ ）
ｉ用いたが、この不揮発性メモリはバッテリでバノクア
ッグした半導体メモリなとでも構成することができる。
壕だ、前記実施例では、紙幣判別装置における比較回路
の基準レベル設定に適用した場合について説明したが、
これに限らず、他の装置においてアナログ信号を二値什
する比較回路の基準レベル設定にも適用できる。
の基準レベル設定に適用した場合について説明したが、
これに限らず、他の装置においてアナログ信号を二値什
する比較回路の基準レベル設定にも適用できる。
以上詳述したように本発明によれば、比較的簡単な構成
で基準レベルの設定が正確かつ容易に行なえ、しかも基
準レベルの変更が簡単に行え、操作性も著しく向上する
など、種々の効果が得られる比較回路の基準レベル設定
方式を提供できる。
で基準レベルの設定が正確かつ容易に行なえ、しかも基
準レベルの変更が簡単に行え、操作性も著しく向上する
など、種々の効果が得られる比較回路の基準レベル設定
方式を提供できる。
第１図は従来のレベル設定回路を示す構成図、第２図は
第１図の動作を説明するための信号波形図、菓３図は本
発明の一実施例を示す構成図である。 ４・・・比較回路、１１・・・（：：ＰＵ、１２・・・
不揮発性メモリ（ＥＥＰＲＯＭ ）、１３・・・Ｄ／Ａ
変換器、１４・・・データバス、１５・・・アドレスバ
ス、１６・・・制御ライン。
第１図の動作を説明するための信号波形図、菓３図は本
発明の一実施例を示す構成図である。 ４・・・比較回路、１１・・・（：：ＰＵ、１２・・・
不揮発性メモリ（ＥＥＰＲＯＭ ）、１３・・・Ｄ／Ａ
変換器、１４・・・データバス、１５・・・アドレスバ
ス、１６・・・制御ライン。
Claims (4)
- （１） アナログ信号を基準レベルと比較することに
よシニ値化する比較回路において、複数の基準レベルデ
ータを記憶している記憶手段と、この記憶手段内の基準
レベルデータの１つを選択的に読出す手段と、この手段
で読出された基準レベルデータをアナログ信号に変換す
る変換手段とを具備し、前記変換手段の出力を前記基準
レベルとすることを特徴とする比較回路の基準レベル設
定方式。 - （２） 前記記憶手段は記憶内容が容易に書替可能な
不揮発性メモリである特許請求の範囲第１項記載の比較
回路の基準レベル設定方式。 - （３） 前記不揮発性メモリはＥＥＰＲＯＭである特
許請求の範囲第２項記載の比較回路の基準レベル設定方
式。 - （４） 前記変換手段はＤ／Ａ変換器である特許請求
の範囲第１項記載の比較回路の基準レベル゛設定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58062935A JPS59188785A (ja) | 1983-04-12 | 1983-04-12 | 比較回路の基準レベル設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58062935A JPS59188785A (ja) | 1983-04-12 | 1983-04-12 | 比較回路の基準レベル設定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59188785A true JPS59188785A (ja) | 1984-10-26 |
Family
ID=13214645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58062935A Pending JPS59188785A (ja) | 1983-04-12 | 1983-04-12 | 比較回路の基準レベル設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59188785A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0351978A (ja) * | 1989-07-10 | 1991-03-06 | Koninkl Ptt Nederland Nv | バーコードを検出する方法 |
-
1983
- 1983-04-12 JP JP58062935A patent/JPS59188785A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0351978A (ja) * | 1989-07-10 | 1991-03-06 | Koninkl Ptt Nederland Nv | バーコードを検出する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960016114A (ko) | 전력 증폭기의 출력 전력을 제어하는 방법 및 장치 | |
| GB1512713A (en) | Data processing system | |
| CA1081850A (en) | Comparing apparatus for variable length word | |
| JPS59188785A (ja) | 比較回路の基準レベル設定方式 | |
| JPH0449142B2 (ja) | ||
| KR900016872A (ko) | 메모리 용량이 확장 가능한 데이타 처리 장치 | |
| JPS6310447B2 (ja) | ||
| JPS6145273B2 (ja) | ||
| KR0147476B1 (ko) | 컴퓨터의 입/출력 컨피그레이션 셋팅 시스템 및 방법 | |
| JP2730087B2 (ja) | レジスタファイルアドレス回路 | |
| JP2658501B2 (ja) | データ処理装置およびデータ処理方法 | |
| JP3212332B2 (ja) | 多軸位置検出装置 | |
| JPS5495144A (en) | Malfunction detection system in data processing unit | |
| JPH0250226A (ja) | マイクロコンピュータ | |
| SU1137469A2 (ru) | Устройство дл определени старшего значащего разр да | |
| SU1427166A1 (ru) | Тензометрическое устройство | |
| JP2614342B2 (ja) | 挿入ソート装置 | |
| JPH0311755Y2 (ja) | ||
| JPS61129791A (ja) | プログラム格納用外部記憶媒体及び外部記憶媒体用コンピユ−タシステム | |
| JPH04267452A (ja) | ダイレクトメモリアクセス装置 | |
| AU9012098A (en) | Method and device for measuring and registering statistical time variations for an optical data carrier | |
| JPS622317A (ja) | 多値比較一致検出回路 | |
| JP3018393B2 (ja) | 可変長データ処理装置 | |
| JPS598207Y2 (ja) | アナログコンパレ−タ | |
| JPS6461173A (en) | Pipeline coding circuit |